G06F 17/14 — преобразования Фурье, Уолша или аналогичные преобразования

Номер патента: 1672468

Опубликовано: 23.08.1991

Авторы: Карташевич, Приходько, Фомин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...памяти заносится значение мнимой части второй точки элементарного преобразования 12 = 1 , В -(К А вдпЯС + 1 А совЯТ).В четвертом такте в сумматор-вычитатель 9 через его первый вход из регистра 7 заносится значение К В через второй вход в сумматор-вычитатель 9 заносится содержимое накапливающего сумматора 5, сумматор-вычитатель производит операцию сложения и в первый блок 1 оперативной памяти, записывается значение действительной части Кр 1 = КВ + (К А совЯ1 А вдпЯТ), затеи из второго блока 2 оперативной памяти считывается значение мнимой части операнда 1, В и через первый вход коммутатора 10 заносится в регистр 7, с выхода умножителя 4 значение 1 А сов Ие, полученное в предыдущем такте, заносится в накапливающий сумматор 5. Из...

Номер патента: 1672469

Опубликовано: 23.08.1991

Авторы: Карташевич, Приходько, Фомин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...поступают импульсы с третьеговыхода счетчика 14, на первый входкоммутатора 14 поступают импульсы свторого выхода счетчика 14, на выходе элемента 18 и коммутатора 19 формируются коды адреса для записи исчитывания блока памяти 8. Импульсыс второго вьхода счетчика 14 поступают на второй выход У блока синхронизации и являются импульсами считывания из блока памяти 8. С первого 516/24696считывается значение действительнойчасти третьего операнда Ке 3.0 и заносится в первую ячейку блока памяти8 по импульсу на втором выходеблока синхронизации /. Вместе с этимиз четвертой ячейки блока памяти 8считывается значение мнимой частивторого операнда 1 т 2,0 и по импульсу на первом выходе У блока синхронизации / заносится в сумматор-вычитатель 9...

Номер патента: 1675905

Опубликовано: 07.09.1991

Автор: Соколов

МПК: G06F 17/14, G06F 17/18, G06F 7/70 ...

Метки: стохастический, фильтр

...третий элемент масштабирования подключен к третьему входу сумматора, выход четвертого умножителя через четвертый элемент масштабирования подключен к четвертому входу сумматора, выход пятого умножителя черезпоследовательносоединенные пятый элемент масштабирования и третий инвертор подключен к пятому входу сумматора, выход шестого умножителя через шестой элемент масштабирования подключен к шестому входу сум матора, выход седьмого умножителя через последовательно соединенные седьмой элемент масштабирования и четвертый инвертор подключен к седьмому входу сумматора, выход восьмого умножителя соединен 10 с первым входом девятого умножителя, выход которого соединен с первым входом десятого умножителя, выход которого соединен с первым...

Номер патента: 1679501

Опубликовано: 23.09.1991

Авторы: Бажанов, Бархоткин, Кузнецов, Сазонов

МПК: G06F 17/14

Метки: выполнения, дискретного, преобразования, фурье

...косинусной исинусной составляющими гармоники разложения сигнала в ряд Фурье. Эти сигналыпоступают на выходы 24 и 25 устройства имогут быть использованы внешними потребителями,На втором этапе вычислений определяется комплексная амплитуда 1 - й гармоники сигнала в соответствии с (2), На этом этапе работа устройства происходит следующим образом,Коммутатор 11 устанавливается в состояние, обеспечивающее прохождение сигнала с выхода источника 12 опорного напряжения на вход блока 13 управляемой инверсии, Выход коммутатора 22 отключается с помощью сигнала запрета. поступающего с выхода узла 7 на его управляющий вход. Коммутатор 23 устанавливается в состояние, обеспечивающее прохождение сигнала с блока 17 выборки на аналоговый вход...

Номер патента: 1691852

Опубликовано: 15.11.1991

Авторы: Белинский, Гусев

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра

...2, т/2, т/, соответственно, Выход сумматора 14 коммутируется на выходы сумматора 17 и сумматора 16 в виде т 1, 12, тз соответственно. Результаты сложений в блоках 16 (Ь) и 17(т 6) складываются в сумматоре 18. Коммутационная развязка блоков 13-19 определяет организацию вычислений результатов умножения г= Л 1 сов в, гдеа = 2 лп /й, и = 1, Й 74-1, рекуррентно всоответствии с процедурой г, = 2 гя 1 сов а .гя т, где а = 2 тт /Гя, о = 2. гт/4-1, г, = Ь Г. Значение соя а в реальном устройстве при й = 32 равно 11 10 11. Совокупность связей и действий в сумматорах 14, 16-18 следующая: т 1 = т+ с 2, 12 = т 2 з, тз = т 12, т 4 = т 2, т 7 = 15+ тб. Обозначение 2 есть коммутационный сдвиг чисел набит в сторону старших разрядов.Регистр 15, содержащий...

Номер патента: 1691853

Опубликовано: 15.11.1991

Авторы: Дмитриев, Морозевич, Трибуховский, Федосенко

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...чем операнды остальных пар. Это используется при входе в циклический участок алгоритма, когда время на обработку нулевой пары уменьшено до трех 55 тактов.,"А 2" (столбец 018 табл, 4) - адресныйвход мультиплексора 12 (А 2 = О, к второйгруппе входов блока 8 сравнения подключены выходы счетчика 3, А 2 = 1 - выходы счет 25 чика 4);Ф- пустая микрокоманда,Алгоритм формирования адресов следу ющий:1. Выполняются микрокомэнды с адреЗО сами О и 1 (десятичный эквивалент двоичного адреса), В этих микрокомандахосуществляется сброс счетчиков 2 - 4 (сигналы "Сброс СТ 1", "Сброс СТ 2", "Сброс СТЗ"),чем устройство подготавливается к работе,35 2, Выполняется циклический участокмикропрограммы с адресами 2, 3, чем осуществляется программирование...

Номер патента: 1693612

Опубликовано: 23.11.1991

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, уолша

...0 КЯСКаада ДООМ 14- р) ЮТСЯ И ВЬ, ВОДЛ ГСЛач 4 а И ,-аЗНОС) . П 8 рВЫХ ЧЕТЫ РБХ ОС:8 Гог. ИЗ ПРЕДЫД)ЩИХ ДВУХпоследовательностей. Б -м (1=-3-п) каскаде25 преобразований последовятельност): промекутоНь( дангых, гОупучаем 1:1 х с выходакоммутатора 41-) предыдущ го Д)-го каскада поступает ня вход сумматора-вычитателл Л и на Вход рР "истра 2 сдвиг: 1" частОтОиь а 1-30 в 2 гЯз бол 1;ше -)астоты следова:-ия зтсчеГов Бходно-о сигнала, В регистре 2, сдвига1-,15 Оязя бой ьше так"ОВОЙ чяс",Оты г)ВГИ расдвиГЯ, в т(ГЧ 8 ние яуДОГО тяк)а зыВОдлтслрезультаты (сумма и разность). сформированные Р г ( 01 ве . Рии 1р)афа 1 к иОРОбразовяилч) и Г. 1) на 1 ы УсДях суммато":О ря ВЫЧИтатОГЛ В г.14 Каг;КЯДЕх,. ( + х (.)+ ), х;- х4 ), 1=1-2", .-З-п,., )14.Яа...

Номер патента: 1695322

Опубликовано: 30.11.1991

Авторы: Белинский, Калинников

МПК: G06F 17/14

Метки: вычислений, динамических, коэффициентов, модулей, разверток, стационарных, участков, фурье

...узле 14 вычисляется значениеу = вод Ар+1(в) - Ар(в)которое либо добавляется к числу О, либо вычитается из числа О, т.е У = О+у, если Ар+1(вАр(в) О - у, если Ар+1(в)Ар(в) де О - накапливаемое приращение, причем начальное значение О равно нулю. Признаки для знака алгебраического сложения в узле 14 подаются с выходов схемы б сравнения на управляющие входы узла 14.Величина У записывается в регистр 13 по модулю, т.е, без знака и принимает зна 10 15 20 25 30 35 40 50 55 чение нового числа О, При этом если есть признак на входе обнуления регистра 13, то происходит сброс данного в регистре 13, т.е, он обнуляется.Значение Ар+1(в) поступает на вход схемы сравнения 8 и сравнивается в ней с числами К и ( В результате коммутатором 15 выбирается...

Номер патента: 1697086

Опубликовано: 07.12.1991

Авторы: Дыкун, Захарко, Мельник

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...от кода операции, поступающего на соответствующий вход устройства и указывающего на размерность преобразования памяти 9 и памяти 14 в зависимости от кода адреса, поступающего со счетчика 22, формируется соответствующее размерности значение тригонометрических коэффициентов и управляющих сигналов. При этом, если размерность преобразования меньше, в обработке задействованы не все блоки,Блоки, не задействованные в обработке, но через которые проходит информация, работают следующим образом. На комплексный) умножитель 8 с выхода памяти 9 коэффициентов поступает значение коэфФициента, равное "1", т.е. умножитель выполняет умножениена "1". На арифметические устройства с первого и второго выходов памяти 14 поступает код опе. рации,...

Номер патента: 1697089

Опубликовано: 07.12.1991

Авторы: Филиппов, Филиппова

МПК: G06F 17/14

Метки: аналого-цифровой, логарифматор-антилогарифматор

...входом первого компаратора каскада преобразования, входами первого и второго делителей напряжения и информационным входом первого ключа, выход первого делителя напряжения соединен с первым входом второго компаратора и информационным входом второго ключа, выход второго делителя напряжения соединен с информационным входом третьего ключа, управляющие входы первого, второго и третьего ключей соединены с входной управляющей шиной каскада преобразования, вход эталонного напряжения каскада преобразования соединен с входом третьего делителя напряжения, выход которого подключен к выходу эталонного напряжения каскада преобразования и вторым входам первого и второго компараторов, выходы которых соединены с выходной цифровой шиной каскада...

Номер патента: 1702389

Опубликовано: 30.12.1991

Авторы: Петров, Утенков, Шеметун

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, уолша, функциям

...через дешифратор 17 поступает на управляющий вход делителя частоты 2, Под действием управляющего сигнала делитель частоты 2 устанавливает коэффициент делещий Функции Уолша, имеет положительную полярность, то поступающие на счетный вход счетчика импульсы увеличивают содержимое счетчика; если сигнал функции Уолша принимает нулевое или отрицательное значение, то каждый импульс на входе счет 55 ния К, при котором частота формируемых на его выходе импульсов продвижения Ет приблизительно равна тактовой частоте исследуемого сигнала (Рт = Ес), т,е, выполняется 5 условие правильной работы анализатора.В дальнейшем, на тактовый вход регистра 3 сдвига с выхода делителя 2 частоты поступают импульсы, которые с частотой Гт осуществляют продвижение в...

Номер патента: 1709341

Опубликовано: 30.01.1992

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, времени, масштабе, преобразования, реальном, уолша

...поступают на информационный вход регистра 1 и и на вычитающий вход сумматора-вычитателя 2,п с частотой, в 2" раз большей частоты следования отсчетоввходного сигнала. В регистре 1,п данные задерживаются на 2 тактов, В течение каждого такта работы регистра 1.п в нечетные такты. через коммутатор З.п на выход (и+2)-го коммутатора 6 выводятся суммы, а в нечетные такты - разности, представляющие собой коэффициенты х( преобразования при четных са функциях уолша; При этом все 2 коэффициентов х преобразования выводятся до прихода (2"+1)-го отсчета входного сигнала. Одновременно с этим в нечетные такты через (и+1)-й коммутатор 4 в регистр сдвига 5 заносятся разности, а в четные такты - суммь 1, которые представляют собой коэффициенты хЦ)...

Номер патента: 1281125

Опубликовано: 09.01.1995

Авторы: Вишняков, Воробьев, Скляров, Шевелев

МПК: G06F 17/14, H03H 17/06

Метки: доплеровских, низкочастотных, сигналов, формирования

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ НИЗКОЧАСТОТНЫХ ДОПЛЕРОВСКИХ СИГНАЛОВ, содержащее регистр частоты и регистр амплитуды, тактовые входы которых подключены соответственно к первому и второму выходам дешифратора адреса, вход которого является входом синхронизации устройства, информационный вход которого подключен к информационным входам регистра частоты и регистра амплитуды, отличающееся тем, что, с целью расширения области применения за счет увеличения диапазона выходных частот, задания и проверки отрицательных значений скоростей и независимой регулировки средней частоты и ширины спектра, в него введены счетчик адреса, счетчик , регистр ширины спектра, триггер знака, первый и второй блоки памяти, первый и второй блоки постоянной памяти, генератор...

Номер патента: 1692272

Опубликовано: 09.01.1995

Автор: Вишняков

МПК: G06F 17/14

Метки: псевдослучайного, сигнала, формирования

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ПСЕВДОСЛУЧАЙНОГО СИГНАЛА, содержащее аналоговый фильтр, преобразователь код-напряжение, три умножителя, четыре сумматора, два блока постоянной памяти, блок памяти, регистр частоты, регистр ширины спектра, первый регистр амплитуды, счетчик адреса и генератор тактовых импульсов, выход которого подключен к счетному входу счетчика адреса, первый информационный выход которого подключен к адресным входам блока памяти и первого блока постоянной памяти, выход которого подключен к первому информационному входу первого умножителя, второй информационный вход которого подключен к выходу второго блока постоянной памяти, адресный вход которого соединен с информационным входом блока памяти и подключен к выходу первого...