Устройство для вычисления дискретного преобразования фурье

(51)5 С 06 Р 15/332 АНИЕ ИЗОБРЕТЕНИ НА кои ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР(46) 30.06,90. Бюл. Ф 24 (71) Житомирский филиал Киевского .политехнического института им. 50-летия Великой Октябрьс " со циалистической революции (72) Ю.С.Каневский, Д,В.Корчев и И.А,Коноплицкий(56) Авторское свидетельство СССР У 1196894, кл. С 06 Г 15/332, 1983.Авторское свидетельство СССР У 1388891, кл. С 06 Р 15/332. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ДИСК РЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение относится к вычисл тельной технике, предназначено для вычисления дискретного преобразования Фурье и цифровой фильтрации и м ЯО 1575202 жет быть использовано в системах цифроной обработки сигналов, Цель изобретения - упрощение устройства. Поставленная цель достигается за счеттого, что в состав устройства входятинформационный вход 1, умножитель 2,коммутатор 3, Б/2 (где Ы - размерпреобразования) вычислительных модулей 4, каждый из которых содержитрегистр 5, триггер 6, два буферныхрегистра 7, два умножителя 8, регистры 9,11, сумматоры 10 и 12.Крометого, устройство содержит шину синхронизации, генератор тактовых импульсов, счетчик 15, дешифратор 16, элемент И-НЕ 17, вход 18 задания режимаумножитель 19, коммутатор 20, информационный выход 21 и блоки 22,23постоянной памяти 2 ил.-Ж8 8 а (О) а (1) а (2) а (3) 8 Изобретение относится к вычислительной технике, предназначено длявычисления дискретного .преобразования Фурье и процедуры цифровой фильтраций и может быть использовано всистемах цифровой обработки сигналов,Цель изобретения " упрощение устройства.На фиг.1 и 2 изображена структурная схема предлагаемого устройства.Устройство содержит информационный вход 1, (входной) умножитель 2,(входной) коммутатор 3, выислительные модули"4.1 (д = 1,Я/2), содержащие (проходной) регистр 5.1, триггер 6.1, два буферных регистра7,2-1 и 7.2 х, .два умножителя 8.2-1и 8.21, регистр (весового коэффициента) 9 (промежуточный) сумматор 10 регистр (результата) 11,хсумматор (результата) 12.1. Крометого, устройство содержит шину 13синхронизации, генератор 14 тактовыхимпульсов, счетчик (по модулю) 15, 25дешифратор 16, элемент И-НЕ 17,вход 18 задания режима, (выходной)умножитель 19, (выходной) коммутатор 20, информационный выход 21,первый блок 22 постоянной памяти,блок 23 постоянной памяти.30 Во второй диагональной и лево- циркулярной матрицах индексы приведены до модулю 8.Входные отсчеты поступают непрерывным потоком на вход 1 устройства с частотой тактового генератора 14, с выхода которого поступает последо 5 вательность прямоугольныхимпульсов типа меандр. Полагаем, что счетчик 15, регистры 5,1, 9.1. 11 синхронизируРассмотрим работу устройства в режиме вычисления дискретного преобразования Фурье, которое определяется выражениемР 1, = ЕА (1) где А - исходный комплексный векторразмерности Н с элементами;1 ЮРи - результирующий комплексныйвектор размерности Я с элементами;Е 11 - квадратная матрица весовыхкоэффициентов размерности Мс элементами;ш - номер обрабатываемого массива.При четных выражение (1) можно записать в следующем видеР"= СГСн А", (2) где Г - лево-циркулярная матрицас элементами вида Г 1 == Йхад (111 .,11,11.112 -18411янДля описания работы устройства принимаем И = 4. В этом случае выражение (2) имеет вид ются положительным перепадом тактовых. импульсов, Регистры 7.д имеют потенциапьнь 1 е синхровходы. Логическая 11 И1 на синхровходе соответствует передачи информации с входа на выход.При переходе синхросигнала с логической "1" в "0" регистр переходитв режим хранения. Полагаем время формирования сигнала на выходе элемента И-НЕ 17 и время переключения триг 5 15752 гера 6. меньше, чем время срабатывания регистров 5 Логическая "1" на входе 18 соответствует режиму вычисления дискретного преобразования Фурье, при этом коммутаторы 3 и 20 передают информацию с первого входа. Рассмотрим работу устройства потактно.Первый такт. На входе 1 значениеМ 10 а (0). Оно поступает на вход умножителя 2. На другой вход умножителя 2 с ПЗУ 22 поступает 1 . На выходе коммутатора 3 а(О)Мв , На входе и на выходе триггера 6.2 логический "О". На выходе ПЗУ 23 Ивв 15Второй такт. На входе 1 значение а (1), которое поступает на. вход умножителя 2. На другой вход умножителя 2 с ПЗУ 22 поступает Ю в . На выходе коммутатора 3 а (1)Ув. В регистр 5.1 заносится а (0)Я . Врегистр 9.1 заносится У , На выходе8блока 23 Ив1 ЪТретий. такт. На входе 1 значение а (2). На выходе ПЗУ 23 Мв , На вы" ходе коммутатора 3 а (2 Щ . В регистре 5.1 значение а (1)У , в регистре 5,2 значение а (0)И, На2 Р выходе блока 23 значение 1 в . В регистре 9.1 значение Ыв . В регист- , ре 9;2 значение У . На выходе элемента И-НЕ 12 логическая "1", которая поступает на вход триггера 6,2 и разрешает запись содержимого регистров 51 и 5.2 в регистры 7.3 и 7.4 соответственно, Значение а (1)И 8 с регистра 7.3 поступает на вход умножителя 8.3 на второй вход которого с регистра 9.1 приходит знааЭчение Ю 8 . После умножения на вход сумматора 10.2 приходит значение а(1)"И ,. На другой вход сумматов ф ра 10.2 приходит значение а (0) У 8 На выходе сумматора 12.2 имеем значев ф45 ние а (0) + а (1)Д УЧетвертый такт. На входе 1 значе" ние а (3). На выходе ПЗУ 22 значе ние И . На выходе коммутатора 3 значение а (3)в, В регистре 5, 50 значение а(2) Ив . В регистре 5.2значение а (1) И , На выходе блока 23 значение Ив . В регистре 9.123Рзначение Ы , а в регистре 9.2 значение Ив, В регистре 11 2 значение 55 а(0) + а (1) Ъ, . На выходе эле" мента И-НЕ 17 логйческий "0", на выходе триггера 6.2 логическая "1",которая разрешает запись значений с 02 6коммутатора 3 и регистра 5. в регистры 71 и 7.2 соответственно, Значе. ,ния с регистров 7.1 и 7.2 поступают на умножители .8.1 и 8.2 соответст.венно. На вторые входы умножителей29 8. и 8.2 поступают значениягои И 8 соответственно с блока 23 и регистра 9.1. После умножения и суммирования на сумматоре 10.1 на одном иэ входов сумматора 12,1 присутствует значение а (2) + а (3)1- Ив На другом входе сумматора 12.1 присутствует значение регистра 11.2 Регистры 7.3 и 7,4 сохраняют свои значения предыдущего такта. Эти значения поступают на входы умножителей 8.3 и 8.4 соответственно. На другие входы умножителей 8.3 и 8.4о о поступают значения в и 11 соответственно с регистров 9.1 и 9.2. После умножения и суммирования на сумматорах 10.2 и 12.2, на выходе сумматора 12,2 значение а(0)У + +а (1) УПятый такт. На входе 1 значение 73+а (0), На выходе блока 22 значение.. На выходе коммутатора 3 а (О) х-1 ба (2)И 8 . На выходе триггера 6.2 логический "0",равно как и на его вхо-" де, В регистре 11. 1 значение а (0)+ ,+ а(1) + а(2) + а(3 Ъ 78 . Это значение поступает на вход умножителя 19, на другой вход которого приходит значение И с ПЗУ 22. С выхода коммутатора 20 вйходит Г (О) =а (0),+ а (1) + а (2) + а (3 Ъ Регистры 7.1, 7,2; 7,3 7,4 сохраняют значения предыдущего такта. Их значения идут на умножители 8. и 8.2, приходят значения У и И8 соответственно на умножитель 8.1 с блока 23, на умножитель 8.2 - с регистра 9. После умножения и суммирования на сумматоре 10.1 на, одном из входов сумматора 12.1 значение а (2) И + а (3) Я 8 , На другом входе сумматора 12.1 значение а (0)И + а (1)У 8 , которое занесеноив регистр 11.2 с выхода сумматора 12.2 тактовым импульсом, На выходе сумматора 12.1 результат а (0)11 + а (1)Ъв + а (2)Ы + а (3)У . На вторые входы умножителей 8.3 и 8.4поступают значения Ы и Ы; которые находятся в регистрах 9.1 и 92соответственно. После умножения исуммирования на сумматорах 10.2 и512.2 на выходе сумматора 12.2 результат а(0)Ы 8 + а ЫвШестой такт. На выходе .1 значениеф 1а (1). На выходе блока 22 значениеЫ 1, На выходе коммутатора 3 а (1) хх ЫвВ регистре 5.1 значениез 41 .4а (0)Ыд , а в регистре 5.2 значениеа (Э)Ыэ . На выходе блока 23 значеу ние Ыв . В регистре 9.1 значение Ы 4, 15г) , а в регистре 9,2 - значение Ы)1 . Вт регистре 11.1 значение а (0)Ыь + + а ( )Ыв + а"(2)Ы 8 + а (3)Ы 8торое подается на вход умножителя 19, навторой вход которого поступает 20 значение с блока 22. На выходе коммутатора 20 результат Г (1) = а (0)Ы 8+ +а (1)Ы + а (2)Ы + а (3)Ы.Регистры 7.1; .2; 7.3; 7.4 сохраняют свои значения, Дальше происходит аналогичный процесс - в умножителе 8.1 умножается содержимое регистра 7.1 и значение на выходе блока 23; в умножителе 8.2 - значение регистров 72 и 9.1 В регистре 1,2 заносится а (0)Ы 8 + а (1)Ы 8 . После суммирования результатов на сумматорах 10.1 и 12.1 на выходе сумматора 12.1 имеем а .(0)Ы 8 + а (1)Ыд + а (2)Ы 8 + + а,(3)ЫВ умножителе 8.3 умножа ются значения регистров 7.3 и 9.1, а в умножителе 8.4 - значения регистров 7,4 и 9.2. После суммирования на сумматорах 10.2 и 12.2 на выходе сумматора 12.2 значение а(0)Ы + 40 + а (1)ЫСедьмой такт. На входе 1 значение аз (2) . На выходе 22 значение Ы На выходе коммутатора 3 значение 1+1 -1 б 45 а (2)ЫВ регистре 5,1 значение а (1)Ы, а в регистре 5.2 значениеь ра (О)Ы б . На выходе блока 23 значение Ы В регистре 9.1 значение Ы,2 О . ч 6-:а в регистре 9.2 значение Ыэ . В8регистре 11.1 значение а (0)Ыэ +уз) 16 +а (1)Ыц + а (2)ЫВ + а (3)Ы 8, которое поступает на вход умножителя 19, на второй вход которого поступает значение с блока 22. На выходе коммутатора 20 результат Р (2) а (0)Ы 8 ++ а (1)Ы + а (2)Ы 1 + а (3)Ыа Регистры 7.1 и 7.2 сохраняют знэчения предыдущего такта после умножения на умножителях 8.1 и 82 и суммирования на сумматорах 10.1 и 12.1) причем вторым слагаемым сумматора 12,1 является значение а (0)Ы +"1 Ва Ыв регистра 11.2. На выходе сумматора 2.1 результат а, (0)ЫВ+ +а(1)Ы + а (2)ЫВ+ а (3)Ы . На выходе элемента И-НЕ 17 появляется логическая "1", которая разрешает запись содержимого регистров 5.1 и 5.2 в регистры 7.3 и 7.4 соответственно, После умножения на умножителях 8,3 и 8.4 и суммирования на сумматорах 10,2 и 2.2 на выходе суммато" ра 12.2 значение а" (0)Ыэ + а" (1)ЫВосьмой такт. На входе 1 значение1+1а (3), На выходе блока 22 значение-2%Ыв . На выходе коммутатора 3 значе 1+1 -25ние а (3)Ы 8 . В регистре 51 значе)Ъ+1 -1 бние а (2)Ы 8 , а в регистре 5.2 значение а(1)Ы 8 . На выходе блока 23 значение Ы . В регистре 9.1+ а (3)Ыа,которое поступает на умно- житель 19, на второй вход которого поступает значение с ПЗУ 22, Еа выходе коьиутатора 20 результат Г (3)а (0)Ы 8 + а (1)Ы+ а (2)Ыз + + а (3)ЫВ, На выходе триггера 6.2 логическая "1", которая рааврешает запись информации с выхода коммутатора и регистра 5. 1 в.регистры 7.и 7. 2 со", ответственно, Б регистр 11.1 зано" сится а (0)ЫВ + а (1)Ы 8 . После умножения в умножителях 8, и 8.2 и суммирования в сумматорах 10.1 и 12.1 на выходе сумматора 12,1 результат а (О) + а 11) +а (2) + а" (3)1 т Ы . Регистры 7.3 и 7.4 сохраняют информацию предыдущего такта. После умножения на умно- жителях 8.3 и 8.4 и суммирования на сумматорах 10.2 и 11.2 на выходе сумматора 12.2 значениеа (О) Ы + + а (1) ЫэДевятый такт. Аналогичен пятому. На вход устройства поступают значения а(0).Дальнейшая работа устройства продолжается по указанному алгоритму15752 устройство для вычисления дискрет. ного преобразования фурье, содержа щее И/2 (Н - размер преобразования) вычислительных модулей, элемент И-НЕ, дешифратор, счетчик и генератор тактовых импульсов, выход которого подключен к счетному входу счетчика, информационный выход которого подключен к входу дешифратора, выход которого подключен к первому входу эле" мента И-НЕ, выход которого подключен к тактовому входу М/2-го вычислитель О ного модуля, первый информационный вход х-го (1 = 1,М/2-1) вычислительного модуля подключен к первому информационному выходу (1+1)-го вычислительного модуля, тактовый выход которого подключен к тактовому входу д-го вычислительного модуля, второй информационный выход которого подключен к второму информационному входу (х+1)-го вычислительного модуля, при 50 этом 1-и (1 =1, Ж/2) вычислительный модуль содержит первый и второй регистры, первый и второй сумматоры, первый и второй умножители, первый и второй буферные регистры и триггер, 55 выход которого является тактовым выходом вычислительного модуля, первым информационным выходом которого является выход первого регистра, ин 9При реализации процедуры цифровой фильтрации устройство вычисляетвыходные отсчеты фильтра в соответствии с выражениеми-гХ(1 с) = ;а(К-и) Ь(п), (3)в:огде Ь(п) - коэффициенты импульснойхарактеристики;а(п) - отсчеты входного сигнала,При работе в режиме цифровойФильтрации на вход 18 поступает логический "О", который обеспечиваетустановку всех триггеров б,х вединичное состояние. Этим обеспечивается запись информации в регистры 7.1 в каждом такте. Связи междурегистрами 9.х и вторыми входамиумножителей 8. разрываются. На вторые входы умножителей 8.1 поступаютзначения коэффициентов Ь(п) , Коммутаторы 3 и 20 передают информациюс вторых входов, С выхода 21 в каждом такте снимается отфильтрованноезначение Х(К),Формула изсбретения ог 1 Оформационный вход которого подключен к выходу первого сумматора, первый вход которого подключен к выходу второго сумматора, первый и второй входы которого подключены к выходам соответственно первого и второго умножителей, первые входы которых подключены к выходам соответственно первого и второго буферных регистров, тактовые входы которых соединены с тактовым входом триггера и подключены к тактовому входу вычислительного модуля, вторым информационным входом которого является второй вход первого сумматора, информационный вход первого буферного регистра соединен с икформационным входом второго регистра и является вторым информационным входом вычислительного модуля, а выход второго регистра подключен к информационному входу второго буферного регистра и является вторым информационным выходом вычислительного модуля, при этом тактовые входы первых и вторых регистров всех вычислительных модулей подключены к выходу генератора тактовых импульсов, о т л и ч а ю - щ е е с я тем, что, с целью упрощения, оно содержит первый и второй коммутаторы, первый и второй умножитель, первый и второй блоки постоянной памяти, адресные входЫ которых подключены к информационному выходу счетчика, выход первого блока постоянной памяти подключен к первым входам первого и второго умножителей, выходы которых подключены к первым информационным входам соответственно первого и второго коммутаторов, управляющие входы которых соединены с вторь 1 м входом элемента И-НЕ, и являет:.я входом задания режима устройства, информационным выходом которого является вькод второго коммутатора, второй информационный вход которого соединен с вторым входом второго умножителя и подключен к первому информационному выходу первого вычислительного модуля, второй информационный вход которого подключен к выходу первого коммутатора, второй информационный вход которого соединен с вторым входом первого умножителя и является информационным входом устройства, а выход второго блока постоянной памяти подключен к третьему инФормационному входу первого вычисли. тельного модуля третий информаци5202 12 Составитель А.БарановТехред М.Ходанич Корректор В,Кабаций Редактор С. Лисина аказ 78 б Подписно ираж ИИДИ Государственного113035 ри ГКНТ СССР омитета по изобретениям и открытиямосква, Ж, Раушская наб., д. 4/5 оизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 11 157 онный выход -го вычислительного модуля подключен к третьему информационному входу (д+1)-го вычислительного модуля, причем 3-м вычислительный модуль содержит третий регистр, выход которого подключен к второму вхо.ду второго умножителя и является третьим информационным выходом вычислительного модуля третьим информационным входом которого являются соединенные между собой информационный вход третьего регистра и второй вход первого умножителя, а тактовые входы третьих регистров всех вычислительных модулей подключены к выходу генератора тактовых импульсов,