Устройство для выполнения быстрого преобразования уолша

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 1)5 С 06 Р 15/3 ОСУДАРСПО ИЗОБПРИ ГКН ЕННЫЙ КОМИТЕТНИЯМ И ОТКРЫТИЯМСР ОПИСАНИЕ ИЗОБРЕТЕН ЬСТ(54)РОГО К АВТОРСКОМУ( СВИДЕ 4615338/2402.12.88 30.12.90.Бюл.48 Ленинградский механический тут им.Маршала СоветсУстинова Д.Ф. Ю.И.Гагарин, К.Ю.Гагарин . Козлов 681. 32 (088.8) Авторское свидетельство СССР 96 19., кл . С 06 Р 15/332, 1982. торское свидетельство СССР 1420, кл. С 06 Р 15/332, 1983. УСТРОИСТВО ДЛЯ ВЫПОЛНЕНИЯ БЫСТ ПРЕОБРАЗОВАНИЯ УОЛ 11 Аи(57) Изобретение относится к вычительной технике и может быть испол зовано при построении процессоровциФровой обработки сигналов, в томчисле в составе типовых персональныхуправляющих и бортовых ЭВМ. Цельизобретения - повышение быстродействия. Поставленная цель достигаетсяза счет того, что устройство содержит блоки памяти 1,2, блок 3 постоянной памяти, регистры 4-9, коммутаторы 10,11, сумматор-вычитатель 12,счетчик 13) триггер 14, генератор 15тактовых импульсов, коммутатор 16,регистр 17. 2 ил.1617446 Изобретение относится к вычислительной технике н может быть использовано при построении процессоровцифровой обработки сигналов в томчисле в составе типовых персональных управляющих и бортовых ЭВМ.Цель изобретения - повышение быстродействия,На фиг.1 представлена функциональязя схема устройства; на фиг.2 - временная диаграмма.Устройство состоит из блоков 1 и2 (оперативной) памяти, блока 3 постоянной памяти, регистров 4 - 9, 15коммутаторов 10 и 11, сумматора-вычислителя 12, счетчика 13, триггера 14,генератора 15 тактовых импульсов,коммутатора 16, регистра 17, информационного входа 18, входа 19 запус 20ка, выхода 20 окончания вычислений,выхода 2 1 адреса результата и инфор"мационного выхода 22.Устройство работает следующим образом, 15 В начале работы осуществляется сброс в нулевое состояние счетчика 13 и регистров 5 - 8, в начальное состояние регистра 4 соответствующее 10формированию с выхода регистра 4 сигнала "Запрос доступа", и начальное состояние триггер. 14, соответствую щее формированию на его выходе сигнала запрета счета для счетчика 13. По приходу от внешнего устройства (ЭВМ, например) сигнала "Разрешение доступа", поступающего на внешний вход 19, соединенный с одним из входов триггера 14, который снимает 40 сигнал "Запрет счета" для счетчика 13, с выхода блока 3 постоянной памя юи формируется в регистре 4 двоичньп од первой микрокоманды, формат которой включает поле адреса первого 45 блока памяти (8) , поле адреса второго блока памяти (р), поле (ц) сигналов управления блоками памяти "Чтение" и "Запись", поле (д ) сигналов управления и сопряжения с ЭВМ 50 (чтение (ЭВМ), запись (ЭВМ, запрос доступа (д), поле сигналов (д+) управления регистрми 9 и 17, коммутато рами 10,11,16 и сумматором-вычитателем 12 и поле (я ) управления триггером 14.Записанная в блок постоянной памяти последовательность адресов и сигналов упра.вления (микрокоманд) Работа с внешним устройством мо - жет быть согласована по скорости сигнала "Готов", поступающим на вход 19. На второй итерации с выхода первого блока памяти данные поступают через коммутатор 10 и через регистры 5 - 7 на сумматор-вычитатель, после чего заносятся в освободившиеся ячейки второго блока памяти.7446 где У10 5055 5161Разрядом я 5 микрокоманды осуществляется управление триггером 14 так, что с его выхода подается сигналзапрета счета на управляющий вход счетчика 13.По завершении последней итерации быстрого алгоритма порядок работы устройства повторяется, Временная диаграмма (фиг.2) отражает цикл обработки одной итерации быстрого алгоритма с постоянной структуройНа временной диаграмме значения выходов я, д, я 7 регистра 4 приведены в десятичных, а значения выходов К, 8 - в 16-ричных кодах со следующим условно принятым размещением двоичных сигналов; 5 1 О 15 20 25 30 35 40 45 1 82 Ая.ф А 1 фАофгде А - адресные двоичные разряды,а 3 = 4 Т 1. ЗП 1. 4 Т, ЗП . где ЗП, 4 Т - двоичные сигналы управления запись и чтение,8+ 9 ф ю ф н ф 1 ф 46,17 ф 5,6,7,8 1 соответствует коммутациивхода 18 на вход коммутатора 10;1 соответствует коммутациивыхода регистра 5;1-вь читание;0-сложение;1-выдача данных из регистров,д 7 = 4 Т, ЗП (ЭВИ).Формула изобретения Устройство для выполнения быстрого преобразования Уолша, содержащее первый блок памяти, первый второй, третий и четвертый регистры, первый и второй коммутаторы, блок постоянной памяти, сумматор-вычитатель, счетчик и генератор тактовых импульсов, первый выход которого подклю - чен к счетному входу счетчика, информационный выход которого подключен к адресному входу блока постоянной памяти, выход которого подключен к информационному входу первого регистра, отличающееся тем, что, с целью повышения быстродействия, в него введены второй блок памяти, третий коммутатор, пятьп шестойи седьмой регистры и триггер, выходкоторого подключен к входу обнулениясчетчика, первый выход первого регист -ра подключен к адресному входу первого блока памяти и первому информационному входу первого коммутатора,выход которого подключен к информационному входу второго регистра, выход которого является выходом адресарезультата устройства, информационным входом которого является первыйинформационный вход второго коммутатора, выход которого подключен к инФормационому входу третьего регистра,выход которого подключен к первомуинформационному входу третьего коммутатора и информационному входу четвертого регистра, выход которого подключен к первому информационному входу сумматора-вычитателя и информационному входу пятого регистра, выход которого подключен к второму информационному входу третьего коммутатора,выход которого подключен к второмуинформационному входу сумматора-вычитателя, выход которого подключен кинформационному входу шестого регистра, выход которого подключен к информационному входу первого блока памяти, выход которого подключен к информационному входу седьмого регистра,второму информационному входу второгокоммутатора и информационному входувторого блока памяти, выход которогоподключен к информационному входу первого блока памяти, второй выход первого регистра подключен к второму инФормационному входу первого коьяутатора и адресному входу второго блокапамяти, вход управления записью-считыванием которого соединен с входом управления записью-считыванием первогоблока памяти и подключен к третьемувыходу регистра, четвертый выход которого подключен к первому установочному входу триггера, второй установочный вход которого является входомзапуска устройства, информационнымвыходом которого является выход седьмого регистра, пятый выход первого,регистра является выходом окончаниявычислений устройства, шестой выход первого регистра подключен квходу разрешения считывания второгорегистра, второй выход генератора1617446 тактовых импульсов подключен к тактовым входам регистров с первого по седьмой, управляющим входам пер ТИ дход 19 ск Составитель А.БАрановолинская Техред Л.Олийнык Корректор С,черн едакто Заказ 4119 Тираж 568 ПодписноеВНИИПИ Государственного комитета по изобретениям и открьггиям 113035, Москва, Ж, Раущская наб., д, 4/5 НТ СССР оизводственно-издательский комбинат "Патент", г, Ужг ул, Гагарина, 10 Выл. 70 дык.Юл.4 Д 1