G06F 17/14 — преобразования Фурье, Уолша или аналогичные преобразования

Номер патента: 1027733

Опубликовано: 07.07.1983

Авторы: Каневский, Котов, Лозинский, Мадянова, Некрасов

МПК: G01R 23/00, G06F 17/14

Метки: вычисления, скользящего, спектра

...разбит на четыре такта. На первом такте производится считывание из первого блока памяти операнда а(п+Ч 2"+) на втором - считывание операнда а (п) умножение операнда а 1 (и+Я/2 ) на весовой коэФФициент Ф " и, в случае выполнения первой итерации при вычислении скользящего либо мгновенногоспектров, запись операнда а +1(п+5 + Я/2" ") во второй блок памяти поз+1 40 адресу и + Й/2"-а. На третьем такте выполняется запись в первый блок памяти операнда а (ь+й/2+") , поступа 5ющего из ариФметйцеского блока и при приведенных выше условиях запись во второй блок памяти операнда а о (п )по адресу (п - 8.). На четвертом такте каждого шага выполняется запись опе-ранда а; (и+/2"+" ) в первый блок1+памяти и запись во второй блок памяти 50 операнда...

Номер патента: 1029182

Опубликовано: 15.07.1983

Авторы: Губарев, Кан, Фурман

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра

...8, выход счетчика подключен .к одному информационному входу компаратора 25, другой информационныйвход которого подключен к выходу блока 24, подключенного своим информационным входом к выходу регистра 23,а выход компаратора 25 является управляющим выходом 18 блока 7 и под.ключен к синхронизирующим входамблоков 24 и 22,. вход которого подключен к выходу регистра 21, а выходявляется информационным выходом 17блока 7.В случае, если в анализаторе используется двоичная система счисле"ния (двоичная арифметика), блок 2может быть выполнен по схеме (фиг.3),содержащей две группы элементов И 26и 27, группу элементов ИЛИ 28 иинвертор 29, при этом информационныевходы 11 , 11"11,15 элементов И пер"вой группы 26 (с -разрядный вход...

Номер патента: 1030807

Опубликовано: 23.07.1983

Авторы: Нечаев, Садыхов, Чеголин, Шаренков

МПК: G01R 23/16, G06F 17/14

Метки: спектроанализатор

...10Таким образом, имеем асимптотически несмещенную и асимптотически состоятельную оценку взаимного спектра Уолша,Оценку можно записать следующим образом:ю Р 4фхтр= РГоее 3е:огде 0=ЯМ; аЕ= М 1 ЕаУ - матрица 3 олша.Спектроанализатор работает следующим образом.Нэ оба входа устройства в виде напряжения поступают исследуемые процессы х(т) и у(й). Напряжение, соответствующее процессу у(й),поступает на информационные входы биполярных ключей 2, работой которых управляет генератор 1 Функций Уолша, в результате чего в ключах происходит повторение напряжения, если на управляющем входе ключей присутствует напряжение, или инвертирова. ние, если напряжение на управляющем входе равно нулю, Преобразованное таким образом напряжение с выходов...

Номер патента: 1035705

Опубликовано: 15.08.1983

Авторы: Мануилов, Яковенко

МПК: G06F 17/14

Метки: дискретно-коммутационной, излучателей, линейкой

...5сумматора 14Выход блока совпадения б соединен с параллельными накапливающими сумматорами 14 такимобразом, что обеспечивает записьв них параллельных двоичных кодов, 10дополнительных к номерам О излучателей (дополнительный код соответству ет числу (2 - и), где т - число разрядов, параллельного накапливающегосумматора 14), а именно, соединенс входами разрядов 7-13 первогоиэ Я параллельных накапливающихсумматоров 14, с входами разрядов7 и 9-13 третьего параллельногонакапливающего сумматора 14, с входами разрядов 10-13 восьмого параллельного накапливающего сумматора14, Выходы 15 старших разрядов 1113 И. параллельных накапливающих сумматоров 14 соединены с входами согласующих каскадов, управляющих секциями фазовращателей (не...

Номер патента: 1037271

Опубликовано: 23.08.1983

Авторы: Долгодров, Кабанов, Петушков, Трихонюк

МПК: G06F 17/14, G06G 7/19

Метки: анализатор, характеристик, частотных

...цифровых интеграторов, триггер счетчик, управляю щий вход которого соединен с выходом триггера, а тактовый - с выходсм управляемого тактового генератора, формиро ватель сигнала Начало измерениями выход которого соединен с усюановонным входом триггера, второй установочныйвход триггера соединен с выходом счсг 45В момент нажатия на кнопкуНачало измерения триггер изменяет свое состояние, при этом на вход счетчика с юыхода триггера приходит сигнал Разрешение счета а на управляющий вход щь 50 теграторов - сигналРазрешение вычисления интегралов . По окончании периода измеряемого сигнала, который определяежя временем заполнения счетчика на его выходе формируется сигнал перепол кения, который возвращает триггер в исходное состояние, при этом...

Номер патента: 1040491

Опубликовано: 07.09.1983

Авторы: Клюс, Петровский

МПК: G06F 17/14, G06F 9/34

Метки: адресации, быстрого, преобразования, процессора, фурье

...входф блока формирования адреса соедине- . ны соответственно с первым, вторим и третьим выходами блока синхронизации, введен ш-разрядный счетчик, вход которого соединен с третьим выходом блока синхронизации, а информационные выходы в-разрядного счетчика соединены с первой группой входов регистра адреса, вторая группа входов которого подключена к выходам блока формирования адреса,выходю-го разряда соединен с управляющим входом К-разрядного счетчика, управляющий выход которого подключен к второму управляющему входу К-разрядного регистра сдвига, а выход К-го разряда регистра сдвига соединен с входом блока синхро низации.Причем блок синхронизации содержит первый и второй триггеры, генератор одиночного импульса, элемент И, элемент...

Номер патента: 1042028

Опубликовано: 15.09.1983

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

..."4 ф позволяет существенно уменьшить . общее число умножений. Кроме того, алгоритмы с основанием ф 4" отличаются более высокой точностью 1,Недостатком известных быстродействующих процессоров быстрого пре" образования фурье с основанием ф 4 ф является сложность их арифметияеских устройств.Наиболее близким к изобретению является арифметическое устройство, реализующее алгоритм быстрого преоб. раэования фурье с основанием "4" в модулярных системах счисления и со ю держащее восемь входных и восемь выходных регистров, .семь выходных блоков элементов И, четыре сумматора-вычитателя по модулю Р = 2 ф(1=, = 1, 2, 3, 4 - номер сумматора-вычитателя; 1 - целое положительное число), умножитель 2 .Недостатками известного устройст-: ва являются...

Номер патента: 1042029

Опубликовано: 15.09.1983

Авторы: Каневский, Котов, Куц, Некрасов, Федотов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...сложность.Наиболее близким к изобретениюявляется устройство для быстрогопреобразования Фурье, содержащеечетыре входных регистра, два регистра весовой функции, два коммутатора, блок управления, сумматор,два регистра слагаемых, блок умножения, четыре регистра,произведений, причем входы входных регистровявляются входами устройства, а выходы соединены с коммутатором слагаемых, выход которого соединен свходом сумматора, выход которогоявляется выходом устройства и соединен с входами первого и второгорегистров слагаемых, выходы которого соединены с входами коммутато"ра сомножителей, выход которого соединен с входом блока умножения, выход которого соединен с входами первого-четвертого регистров произведе"ний, выходы которых соединены с...

Номер патента: 1043662

Опубликовано: 23.09.1983

Авторы: Генкин, Голубев, Краснощеков, Куно, Обоев, Скворцов, Чупраков, Шагурин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...вход тактовыхимпульсов преобразование входногОаналогового сигнала, подаваемого .,на вход 1, в цифровую форму на выходе. Параллельный код отсчетов текущей реализации последовательно .загружается через коммутатор 3 в блок 8сдвига так, что первый из М отсчетов реализации после М тактов синхронизации занимает выходную позицию узла 14 сдвига, отсчет с номером М/4 занимает выходную позицию в узле 13 сдвига, отсчет с номером Й/2 занимает выходную позицию 65 в узле 12 сдвига, а отсчет с номеромЗЙ/4 - в узле 11 сдвига. Одновременно с загрузкой текущей реализациивычисляются коэффициенты Фурье дляреализации, хранящейся в исходномсостоянии в блоке 9 сдвига. Вычисление происходит по алгоритму быстрого преобразования Фурье для вещественных...

Номер патента: 1043663

Опубликовано: 23.09.1983

Автор: Якименко

МПК: G06F 17/14

Метки: фурье-преобразователь, цифровой

...адресации состоит из счетчика, регистра 16 констант,сумматоров 17-19, схемы 20 сравнения, вычитателя 21 и дешифратора 22,. Цифровой фурье-преобразовательработает следующим образом.Исследуемый случайный сигналХ(й) подается на вход квантователя 1 и тактовыми и импульсами с.выхода блока 12 синхронизациипреобразуется в дискретную формуХи й 1). При получении первогоотсчета Х(1 В 1) в регистре 2фиксируется знак отсчета Ьо(Х 1)И МОДУЛЬ ( Х 11: знаковый импульсчерез элемейт ИЛИ 4 подается на. вход сумматора 14 по модулю два,задавая знак второго слагаемогов усреднителе 8. У; = у; .,+(- 1) х.1х К и, 1 В блоке 3 ксДХ пРеобРазУетася в поток импульсов соответствующей частоты 1:1, которые поступаютна первые входы ряда элементовИ...

Номер патента: 1049919

Опубликовано: 23.10.1983

Авторы: Виноградов, Просвиров, Шабаков

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, уолша, функциям

...тем,45что анализатор спектра по ФункциямУолша, включающий генератор тактовыхимпульсов, выход которого подключенк входу запуска генератора ФункцийУолша, 5 регистров, выходы которыхявляются информационными выходамианализатора, счетчик импульсов и Мблоков анализа, каждый из которыхсодержит счетчик, причем управляющиевходы счетчика импульсов, М регистрови счетчиков всех М блоков анализасоединены с выходом синхронизациигенератора функций Уолша, содержитэлемент И, триггер, а-й ( = 4,М)блок анализа содержит элемент И ивычитатель, причем выход-й функции 60Уолша генератора функций Уолша соединен с первым входом элемента И1-го анализа, выход элемента И-гоблока анализа соединен со счетнымвходом счетчика-го блока анализа, 5 информационный...

Номер патента: 1049920

Опубликовано: 23.10.1983

Авторы: Николаев, Петкау

МПК: G06F 17/14

Метки: вычисления, коэффициентов-фурье

...выходов арифметического блока являются параллельными выходами действительной и мнимой частей результата устройства, выходы знаковогой дополнительного разрядов первой группы выходов арифметического блока подключены к входам первого сумматора по модулю два, выходы знакового и дополнительного разрядов второй группы выходов арифметического блока подключены к входам второго сумматора по модулю два, выходы первого и второго сумматоров по модулю два через элемент ИЛИ подключены к входу первого триггера, выход первого триггера подключен к входу второго триггера, выход второго триггера подключен к входам управления сдвигом регистров действительных и мнимых частей первого ивторого операндов.Кроме того, арифметический блок состоит из четырех...

Номер патента: 1056206

Опубликовано: 23.11.1983

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: алгоритма, безызбыточного, быстрого, преобразования, реализации, фурье

...регистра итераций, параллельный выходрегистра итераций подключен к второму информационному входу узла элементов И, выход первого разряда регистра итераций подключен к управляющему входу узла элементов И, к второмувходу элемента И и к четвертому входуузла блокировки, выход (и+1)-го разряда регистра итераций подключен кпятому входу узла блокировки, выходузла Формирования инверсного кодаподключен к суммирующим входам первого и второго вычитателей, выходыкоторых поразрядно подключены к инфор 1056206мационным входам разрядов с второгопо (и+1)"ый первого и второго кольцевых регистров сдвига соответственно, входы управления сдвигом перяо 1 ои второго кольцевык регистров сдвига 5подключены соответственно к первомуи второму выходам узла...

Номер патента: 1056207

Опубликовано: 23.11.1983

Автор: Матюшонок

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...например 1024, 512 или 256 точек. Затем ло входу 12 устанавливается режим работы блока адресации путем подачи единичного потенциала на однуиз линий 12-1-2-3. При влкючении режима БПФ подан потенциал на линию2-1, При этом входные синхроимпульсы поступают на входную шину 11 узлауправления выдачей адресов 9, пройдя через делитель на триггерах 14 и 15 с частотой в 4 раза меньшей входной. Синхроимпульсы ( фиг.2 а, б, фиг.3) поступают на входную логику 2 счетчика 1,который изменяет свое состояние с каждым входным синхроимпульсом, причемодин из разрядов счетчика 1 блокируется с помощью входной логики, управляемой регистром 4, который произ 1056207водит сдвиг "1" с окончанием каж" дой итерации. На первой итерации блокируется...

Номер патента: 1059578

Опубликовано: 07.12.1983

Авторы: Барков, Вяльшин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...соединены с соответствующими входами первого сумматора, вход модуля первого операнда соединен с первыми входами второго и третьего сумматоров, вход аргумента второго операн-. да соединен с первыми входами четвертого и пятого сумматоров, вход модуля второго операнда соединен с адресными входами первого и второго блоков постоянной памяти, вход первого сумматора.подключен к адресным входам третьего и четвертого блоков постоян ной памяти, выходы первого, второго, 55 третьего и четвертого блоков постоянной памяти подключены к вторым входам четвертого, пятого, второго и третьего сумматоров соответственно, выход второго сумматора подключен. к сумми-. 6 О рующим входам первого вычитателя и первого сумматора-вычитателя, выход третьего...

Номер патента: 1061150

Опубликовано: 15.12.1983

Автор: Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, хаару, цифровых

...второго переключателя, выходы первого и второго переключателей подключены ко входам арифметического блока, выходы суммы и разности которот го подключены к информационным вхо- . дам третьего и четвертого переключателей соответственно,-й выход третьего переключателя через соответствующий блок задержки второй группы подключен к+ 1) - му информационному входу первого переключателя, И -й выход третьего переключателя подключен к первому информационному входу пятого переключателя, 1 -й выход 1 = 1, , И). четвертого переключателя подключен ко входу первого регистра сдвига в 1-м блоке сдвига первой группы, вы,ходы регистров сдвига в-м блоке сдвига первой группы подключены ко входам одноименных регистров сдвига в-м блоке сдвига второй группы,...

Номер патента: 1061151

Опубликовано: 15.12.1983

Авторы: Иванов, Поляков, Попов, Соболев

МПК: G06F 17/14

Метки: вычисления, дискретного, коэффициентов, преобразования, хаара

...Хаара в видеЯ1 5 где п =1, 20 оМ;1, 2, Н/2"В выражении (,Ц значения х(О) представляют собой значения входного вектора дискретных данных, т.е. выборки исходной функции в дискретных точках времени. Учитывая (1), определяем коэффициенты быстрого преобразования Хаара в виде(2)е- где и) = 1, 2, 1 оГН,= 2 а для правой части выражения (2) 1 И=111- 1, М = 21" 1. 2=х+хЗаметим, что коэффициенты С ввыражении (2) получаются не нормированными. Этот факт можно учесть присинтезе, т.е. доумножать их на(3), записываем более подробно выЧисление коэффициентов для й = 8.(21, (г 1 С (о) (о 1С - х(21 - х(1 С 1 - ,с(1 - (юъ4 м г8Число операций типа сложения-вычитания дЛя определения С, равно14 (4), (,5) и (б) и в. общем случаесоставляет 2 й)...

Номер патента: 1062713

Опубликовано: 23.12.1983

Авторы: Леусенко, Никонов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...сумматора-вычитателя 9 и с управлякщнм входом 21 регистра2 комплексной весовой функции, второй выход 22 блока 11 управления подключен к первым входам 23 и 24 адреса чтения третьего и четвертого блоков 7 и 8 памяти; третий выход 25 - к первому входу 26 адреса чтения первого блока 4 памяти. Четвертый выход 27 блока 11 управления со- еО единен с управлякщим входом 28 второго сумматора-вычитателя 10, пятый выход 29 - с вторьзки входами 30-32 адреса записи первого, второго и третьего блоков 4,5 и 7 памяти, шес той выход 33 - с вторыми входами 34 - 36 адреса чтение второго третьего и четвертого блоков 5, 7 и 8 памяти. Седьмой выход 37 блока 11 управления связан с вторым входом 38 адреса чтения первого блока 4 памяти и с вторым входом 39...

Номер патента: 1068946

Опубликовано: 23.01.1984

Авторы: Гизатулин, Гусев, Даминов, Макухо, Семеран

МПК: G06F 17/14

Метки: вычисления, коэффициентов, уолша

...надежностьюпреобразователя напряжение"унитарный код, большая методическая погрешность и низкое быстродействие.Наиболее близким к изобретеникявляется устройство, содержащее преобразователь напряжения в код, триггер знака, сумматор по модулю два,генератор Функций Уолша, преобразователь прямого кода в дополнительныйкомбинационный сумматор, триггер 30переноса и регистр сдвига, причеминформационный вход преобразователянапряжения в код подключен к вход-ной шине устройства, синхронизирующий - к шине тактовых импульсов, З 5подключенной также к синхрониэирующему входу генератора Функций Уолша,выход преобразователя напряжения вкод подключен к информационному входупреобразователя прямого кода в 40дополнительный и к входу триггеразнака, выход...

Номер патента: 1072056

Опубликовано: 07.02.1984

Авторы: Звягинцев, Павлусь, Шевченко

МПК: G06F 17/14

Метки: блок, дискретного, коэффициентов, преобразования, процессора, тригонометрических, формирования, фурье

...входу формирователя приращений адреса, выход которого подключен к информационному входу регистра адреса, тактовый вход счетчика итераций соединен с выходом последнего разряда счетчика циклов, информационный выход которого подключен к второму входу формирователя приращений адреса, причем тактовый вход счетчика циклов является первым тактовым входом блока, тактовые входы первого и второго узлов постоянной памяти объединены и являются вторым тактовым входом блока, содержит формирователь дополнительного кода, шесть элементов И и три элемента ИЛИ, инверсный выход стар щего разряДа регистра адреса соединен с первыми входами первого, второго и третьего элементов И, прямой выход старшего разряда, регистра адреса подключен к первы 3 входам...

Номер патента: 1075269

Опубликовано: 23.02.1984

Автор: Клышбаев

МПК: G06F 17/14

Метки: варианты, вычисления, его, преобразования, уолша

...выборки не совпадает с ем-, костью памяти, эФфективность устро 61 ства резко ухудшается, причем ухудшение зависит от отношения 2/2ч е где У - емкость памяти, 2 - длиФ на выборки и приблиэительйо равна 2-Целью изобретения является расширение области применения устройства путем.преобразования последовательностей произвольной длины.Поставленная цель достигается тем, что по первому варианту устройство, содержащее первый коммутатор, первый и второй регистры, информаци онные выходы которых соединены соответственно с первым и вторым .информационными входами арифметического блока, информационный выход которо.го соединен с информационным входом 651075 выми входами соответственно первогои второго регистров, информационныевходы которых...

Номер патента: 1078433

Опубликовано: 07.03.1984

Авторы: Максимов, Сумароков, Черепов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...входов являются входами первого и второго комплексныхоперокдов устройства, третий и четвертый выходы коммутатора являютсявыходами комплексного результатаУстройства,Блок УпРавления состоит иэ четырехразрядного регистра сдвига,трехразрядного счетчика, двух элементов И и блока постоянной памяти,причем первые входы элементов И подключены к тактовому входу устройства, выход первого элемента И подключен к управляющему входу регистра. сдвига, выход четвертого разрядарегистра сдвига подключен к входуего первого разряда, выход третьегоразряда регистра сдвига подключенк второму входу второго элемента И,выход второго элемента И подключенк входу счетчика, выход Переполнение счетчика подключен к второму входу первого элемента И, управляющие...

Номер патента: 1078434

Опубликовано: 07.03.1984

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: алгоритма, быстрого, преобразования, реализации, фурье

...с входом регистра действительной части операнда, входымнимой части первого операнда идействительной части второго операнда устройства соединены с ин. Формационными входами первого ивторого коммутаторов, выход перво-го коммутатора подключен к первымвходам первого и второго умножителей, выход второго коммутатора подключен к входу регистра мнимой,части операнда, вход мнимой части второго операнда устройства соединенс первыми входами третьего и четвертого умножителей, выход регистра 65 действительной части весового коэффициента подключен к вторым входам первого и четвертого умножителей, а также к входу дешифратора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход регистра мнимой части весового...

Номер патента: 1080148

Опубликовано: 15.03.1984

Авторы: Горячева, Розенблат

МПК: G06F 17/14, G06F 9/46

Метки: составляющих, спектральных, фазы

...мультиплексора, управляющийвход которого подключен к выходувторого триггера, тактовый входкоторого объединен с тактовым входомвторого сдвигового регистра и подключен к выходу второго элементаНЕРАВНОЗНАЧНОСТЬ, первый вход которого подключен к выходу старшегоразряда второго регистра, информационный вход которого объединен совторым входом второго элемента НЕРАЭНОЗНАЧНОСТЬ и вторым входом блокасравнения, информационный выход первого регистра подключен к установочному входу первого триггера и информационному входу первого сдвнгового регистра, выходы и -3 -го и Ь-го,1080148вый регистр 19, мультиплексор 20, одноразрядный сумматор 21, вход задания количества сдвигов 22, такто. вый вход 23.На фиг. 1 пькаэана функциональная схема...

Номер патента: 1080149

Опубликовано: 15.03.1984

Автор: Шемаров

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...при этом тактовый вход счет"чика и первые входы элементов 2 И-НЕобъединены.между собой и являютсятактовым входом устройства, инфор- бОмационный выход счетчика подключенк адресному входу узла постоянной,памятк, вход старшего разряда,адресного входа которого подключенк выходу старшего разряда дешифра тора, первый информационный выходузла постоянной памяти подключен ковторому входу первого элемента2 И-НЕ, выход которого подключен ксуммирунщему входу первого реверсивного счетчика, второй информационный выход узла постоянной памятисоединен со вторым входом второго элемента 2 И-НЕ,.выход которогоподключен к вычитакщему входу первого реверсивного счетчика, третийинформационный выход узла постоянной памяти соединен со вторым входомтретьего...

Номер патента: 1083200

Опубликовано: 30.03.1984

Автор: Бабанский

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...коэффициентов, элементы И 5 первой группы, элементы И б второй группы, элементы ИЛИ 7, блок 8 отключения, блок 9 вычисления предпоследней итерации, первый 10 и второй 11 входы устройства и вход 12 задания частоты среза.Блок 8 отключения содержит элемент ИЛИ 13 и элементы И 14 и 15. Блок 9 вычисления предпоследней итерации содержит счетчик 16, реверсивный счетчик 17, элементы ЙЕ 18 и ИЛИ 19-21.Устройство рабОтает следующим образом.В арифметический блок 3 по первому и второму входам из нулевого и - -го регистров 2 сдвига поступают В2выборки сигнала,а по третьему и чет- вертому входам из блока 4 памяти коэффициентов поступают коэффициенты видасов (1 ЛМ/М, Мо (2 Ус/ и (К=6,-2 -1,следней (в)-Я итерации от всех четных и нечетных выборок...

Номер патента: 1084807

Опубликовано: 07.04.1984

Автор: Шафоростов

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...блока преобразования первого рода, выход д-го вычитателя первой группы через -й элемент взвешивания первой группы и через д-й элемент взвешивания второй группы подключен соответственно к первому входу -го сумматора и суммирующему входу д-го вычитателя третьей группы в соответствующем блоке преобразования первого рода, выход -го вычитателя второй группы через д-й элемент взвешивания третьей группы и через -й элемент взвешивания четвертой группы подключен соответственно к вычитающему входу д-го вычитателя третьей группы и к второму входу д-го сумматора в соответствующем блоке преобразования первого рода, выход -го сумматора и выход -го вычитателя третьей группы являются выходами действительной и мнимой составляющих по -му...

Номер патента: 1084808

Опубликовано: 07.04.1984

Авторы: Козленко, Левченко, Ядрихинский

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, выполнении, преобразования, формирования, фурье

...ства.На чертеже представлена функциональная схема устройства для формиИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств, реализующих быстрое преобразование, Фурье. 5Известно устройство для формирования адресов, содержащее счетчик адресов, узел реконфигурации счетчика адресов, регистр, группу элемен- тов ИЛИ, блок выдачи адресов Я .Наиболее близким к изобретению по технической сущности является устройство для формирования адресов в составе Фурье-преобразователя, содержащее счетчик итерации, счетчик 15 адреса и дешифратор, причем счетный вход счетчика адресов является тактовым входом устройства, выход переполнениясчетчика адресов подключен к входу счетчика итераций, выход...

Номер патента: 1086437

Опубликовано: 15.04.1984

Авторы: Каневский, Куц, Некрасов, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...группы, выход сумматора по модулю два подключен к информационным входам с номерами.2 к (1+к)вод 6 и 2 (1+к) +Звех 36 к-го адресного коммутатора (1-1)-й группы, выходы разрядов счетчика циклов под" ключены к управляющим входам всех адресных коммутаторов, выходы адресных коммутаторов (-1)-й группы являются адресными выходами (1+1)-й группы блока управления.На фиг.1 представлена функциональная схема устройства; на фиг.2 - граф алгоритма быстрого преобразования Фурье над 32-точечными массивами данных.Устройство содержит генератор 1 тактов, блок 2 управления, блоки 3, 1-3 3 р/21 . памяти, арифметические блоки 4, 1-4.1 р/2, коммутаторы 5, 1- 5. 1 р/2, 6, счетчик 7 тактов, сумматор по. модулю два 8, адресные коммутаторы 9 элементы 10 и 11...

Номер патента: 1086438

Опубликовано: 15.04.1984

Авторы: Вершков, Ветохин, Голубева, Парфенов, Прокошенков

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...соединен с третьим входом девятого элемента ИЛИ и является пятнадцатым выходом блока управления, выходы семнадцатого, восемнадцатого элементов И и девятого элемента ИЛИ соединены соответственно с первым, вторым и третьим входами второго коммутатора, первый и второй выходы которого являются соответственно двенадцатым и тринадцатым выходами блока управления, первый выход дешифратора этапов является третьим выходом блока управления и подключен к входу третьего элемента НЕ, выход которого соединен с первым входом девятнадцатого элемента И, второй вход которого подключен к выходу четвертого эле"мента НЕ, вход которого соединен с выходом шестнадцатого элемента И, выход которого является вторым выходом блока управления, а выход девятнадцатого...