Анализатор спектра в ортогональном базисе

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН А 1 161574 51) С 06 Р 15/332 ОПИСАНИЕ ИЭОБРЕТК А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ торско-те х 1 ВинницкотутаБочков во СССР32, 1985.СССР32, 1988,ОРТОГОНАЛЪ вычислиОСУДАРСТВЕННЬЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР(71) Специальное конструкнологическое бюро "Модульго политехнического инсти(54) АНАЛИЗАТОР СПЕКТРА ВБОМ БАЗИСЕ(57) Изобретение относится тельной технике и может быть использовано в системах передачи и обработки многоканальной обработки. Цельизобретения - расширение области применения за счет многоканальной обработки данных. Поставленная цель достигается за счет того, что в составустройства входят регистр 1, сумматор2, блок 3 регистров, умножитель 4 наконстанту, регистр 5 сдвига, вычитатель о, блоки 7 и 8 элементов И, элементы И 9 - 11, счетчики 12 и 13, дешифраторы 14 и 15, элемент НЕ 16,триггеры 17 и 18, элемент ИЛИ 193 ил.5161 вход первого элемента И 9, на другой вход которого подается сигнал с выхода элемента НЕ 16. Поскольку на входэлемента НЕ 16 подан высокий потенциал с выхода второго дешифратора 15, то на выходе элемента НЕ 16 формируется сигнал уровня "Лог, 0", который приведен к появлению на выходе перво". го элемента И 9 низкого потенциала. Сигнал уровня "Лог. 1",; поступаюший с выхода второго дешифратора 18 на вход Р В.-Б-триггера 121 приводит к установке последнего в нулевое состояние (Фиг. Зб). При этом на вход Б первого К-Б-триггера 12 поступает сигнал уровня "Лог. 0" с выхода первого элемента И 9. Сигнал уровня "Лог. 0" с выхода первого К-Б-триггера 17 поступает на входы первогс 7 и второго 8 блоков элементов И, что приводит к формированию на выходах указанных блоков кодов нуля.В момент прихода сигнала установки иа вход 23 начальной установки анализатора на инФормационный вход 20 анализатора поступает первый отсчет первого канала входных данных х (фиг. За), который по положительному перепаду тактового импульса, поступающего с входа 22.,анализатора на . вход тактирования регистра 1 записывается в последний, Это позволяет на первом такте работы анализатора подать на вход сумматора 2 первый отсчет первого канала хо , Поскольку на вход сумматора 2 поступает код нуля с выхода первого блокаэлементов И, то операнд х в конце первого тактаО,Опоступает на йнфсрмационный вход блока 3 регистров задержки . По положительному перепаду второго тактового импульса в блок 3 регистров задержки записыва еся первый отсчет первого канала х , а в регистр 1 - первый отсчет второго канала х 1 (Фиг , За ) .Таким образом , чер ез Мтактов с 1момента начала работы анализатора в блоке 3 регистов задержки накапливается Мпервых отсчетов М-х каналов причем на выходе блока 3 регистров запержки появляется первый отсчет первого канала х,о. Последний поступает на информационный вход 24 умножителя, на первом, втором и третьем управляющих входах которого, начиная с второго такта работы анализатора, Формируются сигналы уровня, "Лог. 1".50 55 5), при этом первая частичная сумма х+ х о о ь "ф Формируется на М-м1такте на выходе первого сумматора 30 умнсжителя, На первый вход первого сумматора 30 умнощтеля поступает код операнда хо с информационного/входа 24 умнсжи.еля, а на второй входпервого сумматора 30 умнажителя поступает код операнда, умноженный на коэффициент с ф, путем монтажногосдвига разрядов на 14 бит в сторонумладших разрядов с выхода первого. блока 30 элементов И умнсм 1 теля. 5740Формирование указанных сигналов осуществляется следующим образом. По"скольку на первом такте работы анали-)затора на.выходе второго К-Б-триггера11 1113 появляется сигнал уровня Лог. 1то на втором такте по положительномуперепаду тактового импульса этот сигнал переписывается а информационного входа регистра 5 сдвига в первый егоразряд, что призодит к появлению напервом его выходе сигнала уровня"Лог. 1" фиг. Зв) который поступаетна первый вход 26 управления умножителя,. На третьем такте работы анализатора сигнал уровня Лог. 1" вновь загиоь 1 вается в первый разряд регистра5 сдвига с выхода второго К-Б-триггера 18, а вс второй разряд регистра 5сдвига переписывается сигнал уровня "Лог, 1" с первого его разряда. Это позволит сформировать на третьем такте на втором выходе регистра 5 сдвигауровня "Лог. 1", который поступает навторой вход 27 управления умножителя(фиг. Зг).Аналогичным образом на.четвертомтакте работы устройства на третьемвыходе регистра 5 сдвига Формируется сигнал высокого уровня, который подается на третий вход 28 управления ум" воителя (Фиг. Зд). Таким образом, кмоменту появления на 1-2-м такте работы анализатора на выходе блока 3 регистров задержки первого отсчета первого канала х , который подается на информационный вход 24 умножителя,первый блок 3 элеме 1 тов И умножителя открыт для прохождения операндовблагодаря присутствию на его втором входе сигнала высокого уровня, поступающего с первого входа 26 управления умножителя.Умножение первого отсчета первогоканала х на коэффициент Д осуществляется в соозетствии с разложением1615740 положительному пе, оного импульса пер-5 танавливается в цу- ыход и формирует сиг орый поступает на рого счетчика 13. В Кроме того, п репаду +1-го так .ый счетчик 12 у левое состояние иал переноса, ко актовый вход вт По положительному перепаду М"1-го тактового импульса, поступившего с входа 25 тактирования умножителя на вход тактирования первого регистра 33 умножителя, впоследний осуществляется запись первой. частичной суммы хоа + хо,о 0. Поскольку на М-м такте работы анализатора на вторых входах второго блока 38 элементов И умножителя присутствует сигнал высокого уровня, то поступающий на первые входы второго блока 38 элементов И умножителя код первой частичной суммы появляется на выходе указанного-3 блока, умноженный на коэффициент Мпутем сдвига кода в сторону младших бит на три разряда. На первый и вторий входы второго сумматора 31 умнотеля поступают соответственно кодервой частичной суммы и первой час" тичной суммы, умноженной на М , что озволит к концу М-го такта на выхо е второго сумматора 31 умножителя сформировать вторую частичную сумму-14 -3 - 7 х о,о + хо,о + х о,о + хо,окоторая по приходу положительного перепада.-1-го тактового импульса будет записываться во второй регистр 34 умножиЭ ,теля.Кроме того, код первой частичндй суммы заносится в третийрегистр 35 умножителя со сдвигом на семь бит в ,сторону младших разрядов, т.е. умнокенный на о , На М-м такте работы ,анализатора на первый вход третьего сумматора 32 умножителя подается код второй частичной суммы, а на второй аходкод первой частичной суммы, умноженной на7, с выхода третьего регистра 35 умножителя через открытый третий блок ЗВ элементов И умножителя, В результате на выходе третьего сумматора 32 умножителя к концу М-го такта работы анализатора формируется результат умножения первого отсчета первого канала х о.на козффициент 4 К в соответствии с выражением (5) который записывается в четвертый регистр 36 умножителя по положительному перепаду +1-го тактового импульса и поступит на выход 29 умножителя. результате на выходе первого дешифратора 14 формируется сигнал высокого1уровня, а на выходе второго дешифра-тора 15 появляется сигнал низкого уровня, который инвертируется на выходеэлемента НЕ 16 и поступает на входпервого элемента И 9, разрешая прохождение сигнала, поступающего с входа первого элемента И 9,на выход, Тогда на, выходе первого элемента И 9 появится сигнал уровня "Лог. 1", которыйпоступает на Я-вход первого К-Я-триггера 17 и переводит его выход в высокое состояние (фиг. Зб). Это позволитна М+1-м такте работы устройства осуществить вычисление первого коэффициента разложения у и первого промежуточного результата Яо о первого канала,По положительному перепаду М+1-готактового импульса в регистр 1 зано сят второй отсчет первого канала х 11(фиг. За), который поступает на вход25 сужатора 2 и на входы второго блока8 элементов И, на другие входы которого поступает сигнал высокого уровняс выхода первого В.-Я-триггера, чтоспособствует прохождению кода операнда х о на вход вычитателя 6. На другой вход вычитателя 6 и на вход сумматора 2 через открытый первый блок 7элементов И поступает с выхода 29 умножителя на константу первый отсчетпервого канала хумноженный на. Кпричем на выходе йервого блока 7 элементов И операнд умножается на М , Кконцу М+1-го такта работы анализаторана выходе сумматора 2 появляется кодвторого промежуточного результатавычисления для первого канала Я 1,0 всоответствии с соотношением (4), а навыходе вычитателя 6 формируется результат вычитания операнда, поступающего на4 его вход из операнда, поступающегона его другой вход, т.е, первый коэфФфициент разложения в М -базисе дляпервого канала уо,с (2). Посколькуна последующих Мтактах на выходе5 О29 умножителя на константу поступаютпервые промежуточные результаты вычи .слений для остальных Мканалов, ана выход регистра 1 поступают М вторых отсчетов для соответствующихканалов, то на выходе вычитателя 6кажцый такт формируются коэффициентыразложения у, - у , (фиг. 3). Приэтом нормировка указанных коэффициен,тов на 0происходит на выходе вычи 1615740 10тателя 6 путем сдвига кода в сторонумладших бит на один разряд.На.выходе сумматора 2 на последующих Мтактах работы формируется5,М-й второй промежуточный результатвычислений Б- Б(Фиг. Зе),которые записываются в блок 3 регистров задержки, На 2-3-м такте работыустройства, на выходе первого счетчи Ока 12, формируется код числа М-З, ана выходе второго счетчика 13 - кодчисла один. Тогда на выходах первого14 и второго 15 дешифраторов формируются сигналы уровня "Лог, 1", которые поступают соответственно на входытвторого элемента И. На выходе последнего появляется сигнал высокого уровня, который поступает на К-вход первого К-Б-триггера и устанавливает его 2 Овыход в состояние "Лог0", Это приводит к тому, что последующие тритакта работы анализатора на выходахрегистра 5 сдвига формируются сигналы уровня "Лог. 0" (Фиг, 3 в - д),которые переводят умножитель в режимзадержки операндов." После этого накаждом очередном такте работы акализатора на выходе сумматора 2 и вычи-.тателя 6 Формируются соответственно 30промежуточные результаты вычисленияпо формуле (3) и коэффициенты разложения сигналов в М-базисе по (2),На М М - 3-м такте работы анализатора на выходе первого счетчика 12формируется код числа М - 3, а на выходе счетчика 13 - код числа М, чтоприводит к появлению на выходах первого 14 и второго 15 дешифраторов сигналов уровня "Лог. 1", которые посту Опают на входы соответственно третьего элемента И 11 и дальше на входэлемента ИЛИ 19. С выхода последнегосигнал высокого уровня поступает навход Б второго 2-Б-триггера 18 и переводит его выход в состояние "Лог. 1"Так как на М И - 2-м такте на информационный вход 24 умножителя на константу поступает И-й промежуточныйрезультат вычисления, то на следующихтактах осуществляется его умножениена константу К, а умножитель 4 наконстанту переводят в режим умножения (Фиг, 3 в - д),Таким образом, на М И+1-м тактеработы анализатора на выходе 29 ум 55ножителя на константу ФормируетсяВ-й коэффициент разложения первогоканала, а в регистр 1 заносят первый отсчет первого канала х . Первый 12о,о и второй 13 счетчики устанавливаются в нуль, что приводит к установке в нуль выхода первого К-Б-триггера 17 и обнулению выходов первого 7 и второго 8 блоков элементов И, поэтому последующие М тактов работы на выход вычитателя по тупают И-е коэффициенты разложения для М каналов. Дальнейшие вычисления проводятся по описанной схеме. Формула изобретения-Анализатор спектра в ортогональном базисе, содержащий регистрпервый блок элементов И, сумматор, два счетчика, два дешифратора, три элемента И, элемент ИЛИ и элемент НЕ, выход которого подключен к первому входу перного элемента И, информационные выходы первого и второго счетчиков подключены к входам соответственно первого и второго дешнфраторов, первый вьмод первого дешифратора подключен к первым входам второго и третьего элементов И, вторые входы которых подключены соответственно к первому и второму выходам второго дешифратора, счетный вход второго счетчика подключен к выходу переноса первого счетчика, счет-, ный вход которого соединен с тактовым входом регистра и является тактовым входом анализатора, установочным входом которого являются соединенные между собой установочные входы перво - го и второго счетчиков, выход первого блока элементов И подключен к первому входу сумматора, о т л и ч а ю щ и йс я тем, что, с целью расширения области применения за счет многоканальной обработки, в него введены блок регистров, умножитель на константу, регистр сдвига, второй блок элементов И, вычитатель, первый и второй триггеры, причем третий выход второго дешифратора подключен к входу элемента НЕ и первому установочному входу первого триггера, выход которого подключен к первым входам первого и второго блоков элементов И и информационному входу регистра, выход которого подключен к второму входу второго блока элементов И и второму входу сумматора, выход которого подключен к инфор-. мационному входу умножителя на константу, выход которого подключен к второму входу первого блока элементов И н первому входу вычитателя, второй161 мэ 4 чдч 4 юм 4 а Х оч ага ХЗСХ 2 ЛС. Составитель А; .БарановРедактор А. Козориз Техреду,СердюковаКорректор М.Шароши Заказ 39БИИПИ Го Тираж 567 Подписноественного комитета по изобретениям и открытия 113035, Москва, Ж, Раушская наб., д 4/5 при ГКНТ СССР Производственно-издательский комбинат "Патент", г, Ужгород, у гарина, 101 фход которого подключен к выходу вто ого блока элементов И, второй выход , ервого дешифратора подключенк вто-ому входу первого элемента И, выходкоторого подключен к второму устано- очному входу первого триггера, выхо-второго и третьего элементов И одключены соответственно к первому становочному входу второго триггерапервому входу элемента ИЛИ, выход оторого подключен к второму устаноочному входу второго триггера, выход оторого подключен к входу разрешения В40 фЪ фЬю Хари Х ХуцХцрХрщХц Х 574012выдачи регистра сдвига, тактовый входкоторого соединен с тактовыми входами блока регистров, умножителя на константу и подключен к тактовому входуустройства, установочный и информаци-,онный входы которого подключены состветственно к второму входу элемента.ИЛИ и информационному входу регистра, Оинформационныи выход регистра сдвигаподключен к управляющему входу умножителя на константу, а выход вычитателя является информационным выходомустройства.