Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару

(54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ УОЛШУ-АДАМАРУ (57) Изобретени тике и вычислит ытъ использован отки сигналов, ередаче данных ия - увеличение авленная цель д того, что в с ста коммутаторы 1-6, ИЛИ 7-9, регистр вычитатель 12, бл гистров 13-16 и б 3 ил. блоки элементов10, сумматор 11,оки сдвиговых релок 17 синхрониза ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯМПРИ ГКНТ СССРОПИСА(71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого политехнического института(56) Авторское свидетельство СССР620974, кл. С Об Р 15/332, 1978.Авторское свидетельство СССР1234847, кл. С 06 Р 15/332, 1986. 2ДЛЯ ОРТОГОНАПЬНОГО 1 фРОВЫХ СИГНАЛОВ ПО относится к автомаьной технике и можетв аппаратуре ображатия информации при т.д. Цель изобретебыстродействия. Посстигается за счет в устройства входятИзобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки сигналов, сжатия информации при передаче данных и т.д.Цель изобретения - повышение быстродействия устройства.На Фиг. 1 изображена схема устройства для ортогонального преобразования цифровых сигналов по Уолшу-Адамару; на фиг, 2 - функциональная схема блока синхронизации; на Фиг. 3 - временная диаграмма работы блока синхро-. низации, 15Устройство (фиг. 1) содержит коммутаторы 1"6, блоки 7-9 элементов ИЛИ, регистр 10, сумматор 11, вычитатель 12, блоки регистров 13-16 сдвига, блок 17 синхронизации, выходы 18-22 блока синхронизации.Блок синхронизации (фиг. 2) содержит генератор 23 тактов, счетчик 24, счетный триггер 25, элементы И 26-31, элементы ИЛИ 32 и 33. 25Устройство работает следующим образом.Перед началом вычислений И отсчетов входного сигнала хранятся в блоках 13 и 14 регистров сдвига, причем отсчеты с 1 по И/2 находятся в блоке 13 регистров, а с И/2 + 1 по И в блоке 14 регистров. На первой и всех последующих нечетных итерациях выход блока 13 регистров через коммутатор 1, блок элементов ИЛИ подключен к входам регистра 10, сумматора 11 и вычитателя 12, выход блока 14 регистров сдвига че О рез коммутатор 4 и блок элементов .ИЛИ 8 соединен с входом блока 13 регистров сдвига. Выход сумматора 11 через коммутатор 5 и блок 9 элементов ИЛИ соединен с информационным входом блока 15 регистров сдвига, а выход вычитателя 12 - с информационным входом блока 16 регистров сдвига. В соответствии с диаграммой (фиг. 3) состояние коммутаторов 1-6 изменяется при переходе от итерации к итерации (через И тактов). В течение 2 тактовйпод действием управляющего сигнала 20 2 отсчетов сдвигаются на выход блока 13 регистров сдвига (при этом блоки 13 и 14 регистров сдвига образуют один блок) и над парами отсчетов Х и Х ,производится базовая операция преобразования Уолша-Адамара: У 1 =Х +Х12 =. Х, - ХРезультат сложения 11 поступаетна вход блока 15 регистров сдвига, арезультат вычитания У 2 - на вход блока 16 регистров сдвига, Пара отсчетов оказывается одновременно на входах сумматора 11 и вычитателя 12 благодаря задержке на один такт в регистре 10 под действием управляющегосигнала 22, Результаты У 1 и У 2 записываются в блоки 15 и 16 регистровсдвига под действием управляющегосигнала 21 каждый второй такт работыустройства,По окончании первой (или нечетной)итерации источником данных для сумматора 11 и вычитателя 12 служат блоки15 и 16 регистров сдвига, а результаты записываются в блоки 13 (сумма У 1)и 14 (разность У 2) регистров сдвига.По окончании последней итерации с номером и (И=2 ) результат преобразования (спектральные коэффициенты)оказываются записанными либо в блоках13 и 14 (при четном и), либо в блоках 15 и 16 (при нечетном п) регистров сдвига,Тактовая частота работы устройс;вазадается генератором 23 тактов в блоке 17 управления. Счетчик 24 задаетпризнак четности номера выполняемойиттерации, счетный триггер 25 - признак четности тактов работы, а элементы И 26-31 и ИЛИ 32, 33 служатдля коммутации тактовых последовательностей. формула изобретенияУстройство для ортогонального преобразования цифровых сигналов по Уолшу-Адамару, содержащее блок синхронизации, шесть коммутаторов, три блока элементов ИЛИ, сумматор, регистр и четыре блока сдвиговых регистров, причем выходы первого и второго коммутаторов подключены соответственно к первому и второму входам первого блока элементов ИЛИ, выход которого подключен к первому входу сумматора и информационному входу регистра, выход которого подключен к второму вхо" ду сумматора, выход которого подключен к информационным входам третьего и четвертого коммутаторов, выходы которых подключены к первым входам соответственно второго и третьего5 16 блоков элементов ИЛИ, вторые входы которых подключены к выходам соответственно пятого и шестого коммутаторов, первый выход блока синхронизации подключен к управляющим входам первого, четвертого и пятого коммутаторов, второй выход блока синхронизации подключен к управляющим входам второго, третьего и шестого коммутаторов, третий выход блока синхронизации подключен к тактовому входу регистра, о т - л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен вычитатель, выход которого подключен к информационным входам первого и второго блоков сдвиговых регистров, выходы которых подключены к информационным входам соответствен 03398 6но пятого и шестого коммутаторов, выходы второго и третьего блоков элементов ИЛИ подключены к информационным входам соответственно третьего и 5четвертого блоков сдвиговых регистров, выходы которых подключены к инФормационным входам соответственнопервого и второго коммутаторов, четвертый выход блока синхронизации подключен к тактовым входам соответственно первого и третьего блоков сдвиговых регистров, а пятый выход блокасинхронизации подключен к тактовымвходам второго и четвертого блоковсдвиговых регистров, первый и второй.входы вычитателя подключены соответственно к выходам первого блока элементов ИЛИ и регистра.1603398 оставитель А. Барановехред И,Ходанич Корректор С. Шевк тор Т. Лазоренко аказ 3387 Тираж 566 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патен Ужгород, ул. Гагарина, 10