Устройство для цифровой фильтрации

,80157707 А ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ СССР КОМИТЕТ ОТНРЫТИ ИСАНИЕ ИЗОБРЕТЕН ТОРСИ Фурье (ДПФ) и процедуры цифровойфильтрации. Целью изобретения является упрощение устройства путем использования неизменяемых значений весовых коэффициентов. Устройство цифровой фильтрации содержит блок 2 памяти, коммутатор 4, умножители 6,16.И, регистры 7.1-7.Ии 9.19.Х - 1 групп, сумматоры 8.1-8.И-группы, регистры 10 и 12, сумматоры17 и 14, генератор 13 тактовых импульсов, блок 15 управления, блок 16элементов И. Входные отсчеты поступают непрерывным потоком на вход устройства с частотой генератора 13.Переупорядоченная блоком 2 информа У СВИДЕТЕЛЬСТВУ(71) Житомирский филиал Киевского политехнического института им.50-летияВеликой Октябрьской социалистическойреволюции(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРА(57) Изобретение относится к вычислительной технике, предназначено длявычисления дискретного преобразования Н 17/04, С 06 Р 15/332(5) арф(п) 1 ия через коммутатор 4 поступает наПервые входы соответствующего умножителя 6. Блок 15 управления формирует требуемые последовательности управляющих и синхронизирующих сигналов для работы устройства. На вторыевходы умножителей 6 поступают значения поворачивающих множителей И,т.т 2 тл 4 3Ы , М , И соответственно, которыене изменяются на протяжении ДПФ. Приработе устройства в режиме цифрового фильтра.на вход блока 15 задаетсяс.пенал логического О, разрывающий Изобретение относится к вычислительной технике, предназначено для 20 вычисления дискретного преобразования Фурье и,процедуры цифровой фильтрации и может быть использовано в системах цифровой обработки сигналов.Цель изобретенйя - упрощение уст ройства путем использования неизменяеМых значений весовых коэффициентов., На фиг. 1 приведена электрическая структурная схема устройства для цифровой фильтрации; на фиг, 2 - времен О нйе диаграммы, поясняющие работу блока управления; на фиг, 3 - электрическая структурная схема блока управления.Устройство для цифровой фильтрации содержит вход 1, блок 2 памяти, выход 3 коммутатора, коммутатор 4, входы 5.1-5.Мзадания весовых коэффициентов, умножители 6.1-6.М, регистры 7.1-7.Мпервой группы, сум маторы 8.1-8.М.группы, регистры 9.1-9,Мвторой группы, первый регистр 10, вторые сумматор и регистр 11 и 12, генератор 13 тактовых им-пульсов, второй выход 14, блок 15 45 управления, блок 16 элементов И, первый сумматор 17, первый выход 18, вход 19 задания режима, управляющий вход 20, первый тактовый выход 21, второй выход 22, первый выход 23,Ъ 5 О адресный выход 24, третий выход 25, второй тактовый выход 26, вход 27 блока управления.Блок 15 управления содержит счетчики 28 и 29, дешифратор 30, инверторы 31, элементы И 32 и элемент ИСКЛЮ 5 ЧАЮЩЕЕ ИЛИ 33.Работа устройства при вычислении дискретного преобразования Фурье. обратную связь между выходом сумматора 8.Ми входом регистра 7.1, атакже на управляющий вход коммутатора 4, разрешая прохождение информации со входа на выход устройства минуя блок 2 памяти . Блок управлениясигналом разрешения управляет регистрами 9.М, сигналом запрещения операции суммирования управляет регистрами 9.М, При этом на второй входумножителя 6.1. постоянно поступаеткоэффициент Ь.М; Вычисление происходит непрерывно. 3 ил. Устройство вычисляет следующеевыражение: й Р"(К) =;Е а (п)И , К= О,М - 1, (1)ь-ОВггде а (и) - элементы исходного дейст-.вительного вектора аразмерности М;Р (К) - элементы выходного вектора коэффициента Фурьек размерности Мвесовые коэффициенты иЫ = еВ; 1 = 1 Г;ш - номер входной последовательности;М - размерность преобразования, заданная простым числом,Выражение (1) можно записать в слецующем виде: Р (О) =а (п); (2) и ОР (К) = а (О) + Р (К), К = 1,М, (3) где Р (К) определяется выражениемИ-Р (К) 2, - а (п)Ы К 1 М 1 (4)К 1 Записывают выражение (4) в матричном виде для М = 5 с приведенными по модулю 5 индексами Выполняя соответствующие перестановки входных и выходных данных, по- лучают(б) Г (3) И И И И а (3) Матрица поворачивающих множителей в выражении (6) имеет циклическую структуру. Данное свойство позволяет значительно упростить алгоритмы Формирования поворачивающих множителей и снизить аппаратурные затраты.Коэффициенты фурье после вычисления выражения (6) определяются согласно выражениям (2) и (3). Аналогичные преобразования можно получить для любых И-точечных ДПФ при простом М.Для действительных входных данных выражение (1) записывается в виде 70726ры записывается положительным фронтом синхросигнала. На вход 19 подается верхний логический уровень, который разрешает прохождение информациис первого входа коммутатора 4 на еговыход, а также прохождение информациичерез блок 16.Входные отсчеты поступают непрерывным потоком на вход 1 устройствас частотой генератора 13. На входеустройства поток входных данных имеетвида (3), а и-ф(4), а(0), а (1),а(2), ап(3), а (4), а (О),Блок 2 памяти принимает входныеотсчеты и через коммутатор 4 выдаетих на выход 3 в последовательностивида 20а (и), а(3), а (0), а" (1), ап(2), а (4), а (3), а (О), аф (1),Выражения (11) и (12) приводят к виду (6) с циклической матрицей КеИ р 7 или 1 тпИ м 3Разница между вычислением выражений (11) и (12) состоит в том, что при вычислении выражения (11) на вторые входы 5.1-5.Мумножителей 6.1 - 6.0-1 подаются действительные части, а при вычислении выражения (12) мнимые, Порядок следования входных и выходных данных и весовых коэффициентов для выражений (11) и (12) идентичен. Поэтому считают Р (и), Г (К),МИ действительными числами.Рассмотрим на примере вычисление одной из частей спектра устройством для М = 5. Информация во все регист 30 40 50 55 Переупорядоченная блоком 2 информация через коммутатор 4 поступает на первые входы умножителей б.тБлок 15 управления формирует требуемые последовательности управляющих и синхронизирующих сигналов для работы узлов устройства.На вторые входы 5,т умножителей б.т поступают значения понорачинающих множителей И , И , И ф, И соот- "1 23 ветственно, которые не изменяются на протяжении вычисления ДПФ.Первый такт. Регистры 7.д предварительно обнулены. На выходе 3 установлено значение а (1). В этом такте второй сумматор 11 передает значение информации с второго входа на выход по команде блока 15.Результаты на выходах умножителей 61, 6.2, 6,3, 6.4 будут равны соответственно а (1) И ., а(1) И , а (1) И а (1)И. Поскольку в регистрах 7. записаны нули, то результаты на выходах сумматоров 8.1, 8.2, 8.3, 8.41 будут соответственно равны а (1)И а (1)И, а (1)И, а (1)ИЭ, С приходом положительного перепада синхросигнала в регистры 7.т будут записаны соответственно а (1)И , а (1)И, аф(1)И , а (1)И , Во второй регистр 12 запишется значение а (1).Второй такт. На выходе 3 установ-. лено значение аф(2) . Результаты на выходах умножителей 6.1, 6.2, 6.3, 6.4 соответственно равны ап(2)И, аф(2)И , а (2)И , а (2)И . Результаты на выходах сумматоров 8., 8.2,8,3, 8 .4 соответственно рави а(1)Ы ++ а" (2)Ы ь, а(1) Ы+ аф(2)Ы 1,аф(1)Ы" + а(2)Ч, а(1)Ы+ аф(2)ЧСодержимым второго регистра 12 станет 10значение а (1) + а (2). Первый регистр 10 содержимого не изменяет.Третий такт. На выходе 8 установлено значение а (4) . Результаты навь 1 ходах умножителей 6.1, 6.2, 6,3,6,4 соответственно равны аф(4)Ыаф(4) Ы , аь" (4) Ы 4, а (4) Ч . РезультатЬ 7 на выходах сумматоров 8.1, 8.2,8,3, 8.4 соответственно равныаф (1) Ч + а (2) Чз + а (4) Ы аф(1) Ч +а (2)Ы + ав(4)ЧТ ащ(1)Ъ 7+ а" (2) Ч . + аф(4) Ы . Во второй регистр 12 запишется значение а (1)+ аф(2) + аф(4). Первый регистр 10содержимого не изменит. 30Четвертый такт, На выходе 3. установлено значение а(3). Результатына выходах умножителей 6.1, 6.2, 6,3,6;.4 соответственно равны аф(3)Ы ",аф(3)Ы, а(3)Ы , а(3)Ы . Результаты на выходах сумматоров 8.1, 8.2,8.3, 8.4 соответственно равныа (1)Ъ 7 + а(2)Ч 4 + а(4)Чъ + .аа(3)Ч:Р (2)10а (1)Ч + а(2)Ч + а(4)Ы + а (3)Ч- (4)а(1)Ч + а (2)Ъ 7 + а (4)Ы + а (3)Ч(1) .50На управляющие входы регистров 9.1, 9.2, 9.3, 9.4 подается сигнал разрешения записи информации по первому информационному входу. С приходом синхросигнала в регистры 9.1, 9.2,55 9,3, 9,4 будут записаны соответственно Р (2), Г (4), Р (3), Р (1). Во второй регистр 12 будет записано значение а (1) + а (2) + а (4) + а (3),Пятый такт. На выходе 3 установлено значение а",(О). На регистры 7.1, 7,2, 7.3, 7.4, 9.1, 9.2, 9.3, 9.4 синхросигнал в этом такте не подается, На входы сброса регистров 7.1, 7.2, 7.3, 7.4 подается сигнал обнуления. Блок 15 формирует синхроимпульс для записи а (О) в первый регистр 10. С приходом положительного перепада на второй регистр 12 его содержимое будет равно аф(1) + ап + + а(4) + а(3) + а(0) = Г, которое поступает на второй выход 14 устрой" ства.Шестой такт. Аналогичен первомутакту. На выходе 3 установлено значение а"(1). Результаты на выходах умножителей 6.1, 6.2, 6.3, 6,4 соответственно равны а фф(1)И , а(1)Ы,а(1)Ы , а (1)Ч . Результаты навыходах сумматоров 8.1, 8.2, 8.3,8.4, соответственно равны а ф"(1)Ы",а "(1)И, а "(1)Ъ 7, а (1)Ы Врегистры 7.1, 7.2, 7.3, 7.4.бдутзаписаны соответственно а(1)Ызв+ Ы 1 ь 14. (1)Ъ 72, а(1)Ы 4, Дприхода положительного перепада синхросигнала в течение такта на первомвыходе 18 будет значение Г (1)Р (1) + а при вычислении действительной части спектра. При верхнемуровне на, управляющем входе 20 вычисляются действительные составляющиеспектра, а при нижнем - мнимые. Приэтом в первом случае первый сумматор17 производит суммирование операндовна входе, а во втором передает на выход операнд с первого входа. Управление режимом может осуществляться аналогично входу 19.Седьмой такт, Аналогично предыдущему такту на первом выходе 18 устрой"ства поступает значение Р(3), Рабо-.та узлов устройства эквивалентна второму такту. Регистры 9,1 записываютинформацию с второго входа. Восьмойтакт аналогичен третьему такту. Спервого выхода 18 снимается значение Г (4),Девятый такт. Аналогичен четвер-тому такту. С первого выхода 18 снитмается. значение Р (2), В дальнейшемвычисления повторяются с периодом,равным пяти тактам, При реализациипроцедуры цифровой фильтрации устройство должно вычислять выражение видаЙ-ЙХ(К) = .Е а(К-п)Ь(п), (13)и:агде Ь(п) - коэффициентй импульснойхарактеристики;а(д) - отсчеты входного сигнала.При работе устройства в режиме5цифрового Фильтра на вход 19 подается сигнал логического нуля, разрывающий обратную связь между выходом сумматора 8.Ии входом регистра 7.1.Этот сигнал поступает на управляющий вход коммутатора 4, разрешая прохождение информации с входа 1 на выход 3, минуя блок 2 памяти. Алгоритмработы блока 15 управления в режимецифровой фильтрации будет следующим:с первого вьжода 23 управления регистрами 9. поступает сигнал разрешениядриема информации с первого входа.1 а управляющий вход 20 поступает сигнал запрещения операции суммированияи информация с регистра 9.И - 1 черезвторой вход первого сумматора 17 поступает на первый выход 18.На второй вход 5. умножителя 6.постоянно поступает коэффициент 25Ь(И-д) . Вычисление происходит непрерывно. В каждом такте на вход 1устройства поступает новый отсчетвходно о сигнала а(п) . С регистра9,Ирезультат поступает на первыйвыход 18 устройстваФормула и э о б р е т е н и яУстройство для цифровой фильтрации, содержащее Иумножителей,первые входы которых объединены, авторые входы являются входами задания весовых коэффициентов, группу изИсумматоров, первый вход д-го изкоторых, где= 1, (И), соединенс выходом -го умножителя, первую40группу из Ирегистров, выход -гоиз которых соединен с вторым входом-го сумматора группы, выход которого, кроме выхода (И)-го.сумматорагруппы, соединен с .входом (+1)-го45регистра первой группы, вторую группу иэ Ипоследовательно соединенных регистров, первый вход первогоиз которых соединен с общей шиной,а второй вход -го регистра второй.группы соединен с выходом д-го сумматора группы, блок управления, первый выход которого соединен с управляющими входами регистров второи группы, тактовые входы которых соединены с тактовыми входами регистров первой группы и с первым тактовым выходом блока управления, второй выход которого. соединен с входами сброса регистров первой группы, блок элементов И, первый вход и выход которого соединены с выходом (И)-го сумматора группы и входом первого регистра первой группы соответственно, и генератор тактовых импульсов, выход которого соединен с первым входом блока управления, второй вход которого является входом задания режима устройства для цифровой фильтрации и соединен с вторым входом блока элементов И, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства путем использования неизменяемых значений весовых коэффициентов, введены последовательно соединенные блокпамяти и коммутатор, выход которого соединен с первым входом первого умножителя, последовательно соединенные первые регистр и сумматор, второй вход которого соединен с выходом (И)-го регистра второй группы, и последовательно соедииенные вторые сумматор и регистр, выход которого соединен с первым входом второго сумматора, второй вход которого сое- . динен с входом первого регистра и выходом блока памяти, адресный вход которого соединен с адресным выходом Олока управления, второй тактовый и третий выходы которого соединены с тактовым входом первого регистра и управляющим входом второго сумматора соответственно, а тактовый вход второго регистра соединен с выходом генератора тактовых импульсов, причем выходы первого сумматора, второго регистра и управляющий вход первого. сумматора являются первым и вторым выходами и управляющим входом устройства для цифровой фильтрации, входом которого является вход блока памяти, соединенный с вторым входом коммутатора, управляющий вход которого соединен с вторым входом блока управления.