G06F 17/14 — преобразования Фурье, Уолша или аналогичные преобразования

Страница 14

Устройство для формирования адресов операндов процессора быстрого преобразования фурье

Загрузка...

Номер патента: 1444814

Опубликовано: 15.12.1988

Авторы: Савенкова, Шангин

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...разрядовсчетчика 10, начиная с второго. На 15первом выходе формируется последовательность адресов для записи операндов. Далее процесс продолжаетсяаналогично описанному выше и формируются адреса считывания адресов последней итерации, что соответствуетзначению единицы на пятом выходе дешифратора 12 (при И = 32), на выходе мультиплексора 33 устанавливается высокий уровень. При появлении 25сигнала ДШ 7 через элемент 22 сбрасываются регистр 23 и триггер 20.Работа счетчика 29 по входу "+1" блокируется. Устройство находится в состоянии готовности к исполнению следующей команды,Рассмотрим работу устройства приформировании адресов для операциибезызбыточного алгоритма БПФ.Как известно, для выполнения операции безызбыточного алгоритма...

Устройство для реализации быстрого преобразования хартли

Загрузка...

Номер патента: 1444815

Опубликовано: 15.12.1988

Авторы: Карташевич, Курлянд, Приходько, Фомин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, хартли

...с выхода блока 1 оперативной памяти.На выходе дешифратора 22 нулевой .операции формируется сигнал управления знаком, который через выход У 5 блока 3 управления поступает на тактовый вход накапливающего сумматора 5, причем уровень "О" соответствует операции сложения, уровень "1" - операции вычитания, на выходе дешифратора 22 нулевой операции формируется сигнал, поступающий на прямой и инверсный входы накапливающего сумматора 20, который формирует код номера такта выполняемого элементарного преобразования.На четвертом такте каждой итерации на выходе элемента И 25 формируется уровень "1", который поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23, на другой вход которого поступает сигнал со старшего разряда счетчика итераций 18. На...

Устройство для преобразования уолша

Загрузка...

Номер патента: 1444816

Опубликовано: 15.12.1988

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: преобразования, уолша

...последовательно коэффициенты разложения по кусочно-квадратичным Функ)иям. Полученные на выходе отсчеты С, поступают в накапливающий сумматор 2, в котором вычисляется вектор С согласно (2); далее вектор С поступает в накапливающий сумматор 4.Вследствие того что выходы сумматора 2 подключены к входам сумматора со сдвигом на один разряд в сторону старших разрядов, в накапливающем сумматоре 4 накапливаются удвоенные отсчеты вектора С,з.т.е, будет реализована процедура (3) и на выход сумматора 5 будут последова-, тельно выдаваться отсчеты восстановленного вектора К. Формула изобретенияУстройство для преобразования Уолша (Фиг,1) содержит блок 1 пре" образования по кусочно-постоянным функциям Уолша, накапливающий сумматор 2, блок синхронизации...

Устройство для вычисления коэффициентов уолша

Загрузка...

Номер патента: 1444817

Опубликовано: 15.12.1988

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: вычисления, коэффициентов, уолша

...п с 6тактов в регистрах 3 сдвига будутсодержаться коэффициенты разложенияв ряд в базисе кусочно-квадратичныхфункций Уолша. Далее "0" на управляющих входах мультиплексоров 2 подключает выход арифметического блока1 к входам регистров 3 и параллельно с вводом новой реализации Е(й) госуществляется вывод коэффициентовС предыдущей реализации,Формула изобретения Устройство для вычисления коэффициентов Уолша, содержащее Ивычитателей (И - размер преобразования), И сумматоров, И регистров сдвига, Н мультиплексоров и распределитель им" пульсов, первый и второй выходы которого подключены соответственно к управляющим входам всех мультиплексо-ров и тактовым входам всех регистров сдвига, выход 1-го (=1,Б) вычитателя подключен к первому...

Устройство для преобразования по уолшу

Загрузка...

Номер патента: 1444818

Опубликовано: 15.12.1988

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: преобразования, уолшу

...импульсов с задержкой наполпериода и может быть выполнен,например, на элементе НЕ 9,Устройство работает следующим об"разом,В момент включения все регистрыобнуляютсяу отсчеты сигнала ЕО ФЕ "Г, последовательно с тактовой частотой поступают,на вход регистра 1,где задерживаются на один такт, приэтом на выходе вычитателя 2 Формируются по каждому такту первые разности Е, в(Г д)э(Еа )вРя Гм). Далее первые разности поступают на первый вход вычитателя 3, на 11 шаг - вычисление вторых разностей: выходе которого формируются вторые разности вида (3), т,е,В регистре 5 полученная информация задерживается на один такт, что позволяет на выходе вычитателя 6 сформировать третьи разности, аналогичные первым, Третьи разности поступают...

Устройство цифровой фильтрации

Загрузка...

Номер патента: 1446627

Опубликовано: 23.12.1988

Авторы: Курганов, Парфентьев

МПК: G06F 17/14, G06F 17/17, H03H 17/00 ...

Метки: фильтрации, цифровой

...Уе (У У, , Уз,)осуществляется путем однотактного,многоразрядного сдвига данных Ук врегистрах циклического сдвига и сум"мирования результатов сдвига на блоке 17 сумматоров по шос 1 ц,6Одновременно сдвиг данных осуществляется стробирующим сигналом с десятого выхода 41 блока 4 на входы синхронизации регистров циклического сдвига узла 18 циклического сдвига.Каждый вычисленный компонент вектора Уе записывается в блок 9 памяти стробом выборки с четырнадца" того выхода 42 по .команде "Запись" с тринадцатого выхода 43, по адресу с двенадцатого выхода 44 блока 4 управления.Компоненты следующего (1+1)-го вектора У е , записываются в блок 10 памяти стробом выборки с семнадцатого выхода 45 по команде "Запись" с шестнадцатого выхода 46 и по...

Устройство для определения стационарности случайных процессов

Загрузка...

Номер патента: 1451724

Опубликовано: 15.01.1989

Автор: Пуздрин

МПК: G06F 17/14, G06F 17/18

Метки: процессов, случайных, стационарности

...амплитудного спектра поступает в первый блок оперативной памятиузла 7 сравнения. Массив спектральных составляющих спектра мощности анализируемого случайного процесса, полученный во втором блоке 2 преобразования Фурье, по командам синхронизатора 5 поступает во второй блок 4 вычисления логарифмов, в котором прозводится логарифмирование спектральных составляющих спектра мощности. Сформированный во втором вычислительном блоке 4 массив логарифмически преобразованных оценок спектральных составляющих спектра мощности ана17244мяти, блок вычисления суммы квадратов разностей и блок сравнения,причем в узле сравнения выходы первого и второго блоков оперативной памяти соединены соответственно с первыми вторым входами блока вычислениясуммы квадратов...

Устройство для преобразования адамара цифровой последовательности

Загрузка...

Номер патента: 1462355

Опубликовано: 28.02.1989

Авторы: Алифанов, Полянин

МПК: G06F 17/14

Метки: адамара, последовательности, преобразования, цифровой

...сигналы с выходов триггера 2 управляют работой всех коммутаторов адреса.Рассмотрим процесс выборки информации иэ нечетной подгруппы. При этом на входы адреса пятого и шестого блоков памяти через пятый и шестой коммутаторы адреса подается адрес А 1 = К, а на входы адреса седьмого и восьмого блоков памяти через седьмой и восьмой коммутаторы адреса подается адрес А 2 = К + 2+(п) т,е, происходит выборка по требуемым адресам. Если адрес К четный, элемент И 23 запрещает прохождение 23554информации через буферный регистр24, а на выход элемента ИЛИ 43 через буферный регистр 28 происходитинформация с выхода блока 26 памяти,Если адрес К нечетный, то сигналзапрета прохождения информации выдается с элемента И 27 и на выходэлемента ИЛИ 43 происходит...

Конвейерный цифровой умножитель

Загрузка...

Номер патента: 1464170

Опубликовано: 07.03.1989

Авторы: Водяхо, Грушин, Запорожан

МПК: G06F 17/14, G06F 7/52

Метки: конвейерный, умножитель, цифровой

...умножитель содержит два вычислительных блока, Каждый умножитель условно разбиваем на два частичных множителя Ь и Ьз (3 = 1,г), причем младшая пара битов Ь, посту пает на регистр 4 блока Бз, а старшая пара битов Ь подается на вход3субрегистра б блока Б, В общ 6 м случае цепочки субрегистров 6 работают по принципу Р 1 РО "первый вошел - первый вьпдел", благодаря чему в К-м вычислительном блоке организуется очередь частичных множителей с дисциплиной Р 1 РО. Множимое поступает на вход регистра 1 первого блока, Умножитель управляется синхронно от тактового генератора конвейерной системы.В регистрах 4 блоков Б, и Б фик 2 СируютсЯ инструкЦии Ез и Г, определяющие функционирование сумматоравычитателя 3 и коммутатора 2 блоковБ и Б...

Систолический процессор цифровой обработки сигналов

Загрузка...

Номер патента: 1471200

Опубликовано: 07.04.1989

Авторы: Голубев, Кухарев, Скорняков, Тропченко

МПК: G06F 17/14

Метки: процессор, сигналов, систолический, цифровой

...второго коммутатора 20 систолические.матрицы 7 и 8 в совокупности с блоком 9 и сумматором выполняют обратное преобразование Фурье над данными, поступающими из блока 6 в первую систолическую матри цу 7. При поступлении управляющего сигнала у= 0 на управляющий вход второго коммутатора 20 происходит отключение выхода указанного коммутатора от входа элемента НЕ 21, и (независимо от управляющего сигнала уна управляющем входе второго коммутатора 20) отсчеты данных поступают с выхода коммутатора только на вход5 147 умножителя 25, При поступлении управляющего сигнала у = 1 на управляю 5щий вход третьего коммутатора 22 происходит отключение выхода элемента НЕ 21 от входа умножителя 25 и подключение выхода узла регистров 24 к входу умножителя...

Устройство для вычисления бета-функции

Загрузка...

Номер патента: 1474672

Опубликовано: 23.04.1989

Авторы: Цатрян, Цатурян

МПК: G06F 17/14

Метки: бета-функции, вычисления

...50, Этому состояниюсчетчика 50 соответствует сигнал на 74672 6 втором выходе дешифратора 48, который подается на первый вход элемента И 71 и на вход группы элементовИ 12. Одновременно сигнал с выходаэлемента ИЛИ 66 после задержки черезэлемент ИЛИ 68 устанавливает в единичное состояние триггер 52, и сигнал с его прямого выхода устанавливает в единичное состояние генератор20 факториала и в нулевое состояниесумматоры 18 и 17, триггер 51 исчетчик 49.Этот же сигнал после задержки,пройдя через элемент И 71, подаетсяна вход группы элементов И 9 и разрешает прием с входов 27 устройствааргумента в сумматор 17. Начинаяс этого момента процесс вычислениязначения Г(у) аналогичен описанномупроцессу вычисления значения Г(х).После того, как на выходах...

Устройство для выполнения дискретного преобразования фурье

Загрузка...

Номер патента: 1474673

Опубликовано: 23.04.1989

Авторы: Каневский, Корчев

МПК: G06F 17/14

Метки: выполнения, дискретного, преобразования, фурье

...а"(1)И+а (2)И, а на его выходе появляется аф(1)И + +а"(2)Ю. На входе регистра 2,1 а (1)И +а"(2)У +а (3)11+а".(4)Ъ 7 = =Р (1)..Пятый такт, На входе 1 устройства - значение а"(4), На выходе коммутатора 3 - значение а(0), 2 середине такта производится запись значения а (О) в регистр 14, В регистрах 5.1 и 5.2 - значения а (3) и а (4) соответственно. На входе триггера 6,2 - нулевое значение, В триггерах 6.1 и 6.2 - также нулевое+а (3). В середине такта происходитизменение информации на выходе блока17 постоянной памяти сна И . В1 5регистрах 10.1 и 10,2 - соответст 4.венно Ж и И , Информация в регистрах 8.1-8.4 не изменяетсяВо второй половине данного такта и в.первой половине следующего на вторыевходы умножителей 9,4, 9.3, 9.2 и9,1...

Декодер кодов рида-маллера первого порядка

Загрузка...

Номер патента: 1474854

Опубликовано: 23.04.1989

Авторы: Ашихмин, Дмитриев, Лицын, Портной

МПК: G06F 17/14, H03M 13/21

Метки: декодер, кодов, первого, порядка, рида-маллера

...и нижней половин после рующей способностью, связанной с тем, каждогоэтапа однозначно определя-что она декодирует в пределах кодо 5.ют Ч; информационный символ. При вого расстояния, не достигая коррекэтом, если сумма модулей максимальна тирующей способности декодера по БПУ. в верхней половине, Ч = 1, если внижней половине сумма модулей макси О Этот недостаток устраняется примемальна, то Ч; = -1. При этом полови- нением на первых этапах декодирована с меньшей суммой отбрасывается и ния по БПУ, а на последних этапах - не принимает участие в дальнейших декодирования по УБПУ. вычислениях.При этом знак максимального эле 3. декодирование на первых шмента на последнем этапе определяет (ш=- 2) этапах по БПУ а на послед 9 Ч,1 информационный...

Устройство для быстрого действительного преобразования фурье

Загрузка...

Номер патента: 1476488

Опубликовано: 30.04.1989

Авторы: Дашук, Демиденко, Куновский, Чеголин

МПК: G06F 17/14

Метки: быстрого, действительного, преобразования, фурье

...а и Ъ - отсчеты, полученные в предшествующий такт выпол 5нения алгоритма: с - весовой коэффи,циент.Данная процедура является основной для последнего и-го шага алгоритма (выполняется над 0-4 операнда 20ми). Кроме того, она присутствует в1 шагах с номерами 3,4пи вылполняется в каждом из них над 2 опе 1 рандами, где с - номер шага,Устройства при выполнении этои 25процедуры функционирует следующимобразом.По сигналам с синхронизатора 1счетчик 4 последовательно формируеткоды адресов, по которым из блока 8памяти считывается очередная пара30операндов и записывается во входныерегистры 5 и 7 (отсчитываемые операнды а,Ь выбираются такими, .над которыми должна быть выполнена параопераций а+сЬ и а-сЬ. Для представленного на фиг.2 алгоритма при...

Медианный фильтр

Загрузка...

Номер патента: 1479940

Опубликовано: 15.05.1989

Авторы: Иванченко, Стасюков

МПК: G06F 17/14, G06F 17/17, G06F 17/18 ...

Метки: медианный, фильтр

...двоичных чисел с выхода регистра 5 последовательного приближения.При поступлении первого тактирующего импульса на тактовый вход регистр 5 последовательного приближения формирует на выходе двоичное число, равное 2- 1 = 0111, где ш - число разрядов регистра последовательного приближения 5, которое сравнивается с входными числами в компараторах 2. Результаты сравнения поступают на вход блока 3. В соответствии с формулой (1), на выходе блока 3 может появиться значение у, = 1, если количество входных чисел, удовлетворяющих условию1 ъ 3 1й ) 2 - 1 больше или равно числуЬ, либо у, = О, если количествовходных чисел, удовлетворяющих условию д; ) 2- 1 меньше числа Ь,где 1 "- хИ; Й - входное двоичноечисло.Таким образом., на выходе...

Устройство для вычисления коэффициентов преобразования уолша

Загрузка...

Номер патента: 1479945

Опубликовано: 15.05.1989

Авторы: Бородулин, Цибин, Чевычелов

МПК: G06F 17/14

Метки: вычисления, коэффициентов, преобразования, уолша

...Под действием такто вых импульсов осуществляется продви- жение зарядовых пакетов в регистрахсдвига, Скорость продвижения зарядов задается тактовой частотой ипри постоянной длине регистров сдви га определяет базу разложения, Зарядовый пакет, переходящий от предыдущего разряда регистра к последующему, суммируется с зарядовым пакетом, накопленным в этом разряде впромежутке между очередными тактовыми импульсами.В результате такогосуммирования на выходе регистра сднига будет заряд, равный сумме зарядовых пакетов от всех накопительныхячеек ПЗС и пропорциональны коэффициенту преобразования по соответству 1 +ющей базовой функции Ъ , Ы илиефЪ . Сигналы с выходов сдвиговых регистров поступают на входы соответ 1479945ствующих интеграторов...

Устройство для формирования адресов процессора быстрого преобразования фурье

Загрузка...

Номер патента: 1499373

Опубликовано: 07.08.1989

Авторы: Морозевич, Федосенко, Шемаров

МПК: G06F 17/14

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...с адресами 21-23аналогичны микрокомандам с адресами3-5 и осуществляют формирование адреса второго операнда (и+1)-й пары(на момент входа в циклический участок адрес 0000101).Таким образом, при выполнении циклического участка происходит адресация (и)-й пары для записи в память, (и+1)-й пары для считыванияиэ памяти и обработки в следующемцикле.В микрокоманде с адресом 14 анализируется условие ХО, При попытке сформировать адрес для записи в памятьпервого операнда (и)-й пары, не принадлежащего п ространству адресов слояалгоритма БПФ для данной выборки, условие ХО становится равным единице;При этом происходит условный переходк выполнению микрокоманды с адресом24, Ясли первый операнд (пара операндов) принадлежит пространству, топерехода не...

Устройство для вычисления дискретного преобразования фурье

Загрузка...

Номер патента: 1501085

Опубликовано: 15.08.1989

Авторы: Погрибной, Пристайко, Тимченко

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, фурье

...из сумматора-вычитателя 11 в 1-ю ячейку узла 15Аналогич- . ные операции производятся для интервалов времени 1, 4и т,д в Результате чего в ячейках п)=1,М узла 15 памяти записывается соответствующее значение сигнала В М-м интервале дискретизации Т 4 на выходе дешифратора 19 появляется сигнал Б, , в результате чего открывается узел 14 клк)чей, а мультиплексор 13 переводится в положение, при котором информационные входы узла 15 подключаются к входу 12 задания логического нуля, Поэтому в интервалы времени г., С, , с, 1 и т,д, выходной сигнал узла 15 через сумматор-вычитатель 11 т,с учетом записи в соответствующие ячейки узла 9 нулевого значения сигнала) и через открытый учел 14 ключей поступает на входы сумматора 5. На другие входы...

Устройство для вычисления быстрого преобразования фурье

Загрузка...

Номер патента: 1508233

Опубликовано: 15.09.1989

Авторы: Гнилицкий, Каневский, Корчев, Поваренко, Черная

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...Х(3) - Х(7)+Х (11). Натретий управляющий вход 9,1 поступает нижний логический уровень, натретий управляющий вход 10.1 - верх 40ний логический уровень. Третий арифметический блок выполняет операцию-Х (10)-1 К(14), Х (3)+1 Х (4)-Х (11)-,1 Х(15) которые поступают на первыйвход блока 12.1 умножения. На второйвход блока умножения поступает последовательность весовых коэффициенотов И,ь, Ч , И 1 ь, Иь . На вход2,2 второго модуля 1.2 поступаетвторая четверка результатов первойитерации алгоритма БНФ.В шестую четверку тактов первыймодуль 1.1 работает аналогично второму. На вторые и третьи управляющиевходы 9.1 и 10.1 поступают верхние 3 6логические уровни. При этом второй арифметический блок 7,1 выполняет операцию (АВ)-С, а третий...

Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару

Загрузка...

Номер патента: 1509930

Опубликовано: 23.09.1989

Авторы: Галич, Зенцов, Кухарев

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...единичный сигнал, который пропускает очередной импульс с выхода 7 на элемент ИЛИ через открытый элемент И,. Затем этот импульс "разделяется нужным образом" элементами И 21- 24, управляемыми значениями (1-1)-го(начиная с этой итерации число отсчетов становится равным Ю).Элементы И в каждом канале единич,- ного преобразования играют роль вык-, лючателей, запрещающих передачу операндов с выхода элементов задержки на арифметический блок и тем самым на выполнение соответствующей арифметической операции на определенном такте. Подача единичного управляющего сигнала на элемент И разрешает передачу операнда и выполнение операции, подача нулевого сигнала - нет.Соответствие между конфигурацией графа ортогонального преобразования,...

Устройство для спектрального анализа сигналов

Загрузка...

Номер патента: 1513474

Опубликовано: 07.10.1989

Автор: Вариченко

МПК: G01R 23/00, G06F 17/14

Метки: анализа, сигналов, спектрального

...нулевое кодовое слово после обнуления, которое подается на адресные входы ПЗУ 11 и выбирает из него коэффициент учета спектрального окна а , на которое умножается содержимое регистра 13.После окончания второго импульса строба содержимое счетчика 10 увеличивается на единицу, из ПЗУ 11 выбирается следующий коэффициент, на который умножается отсчет Х,(1), записанньй в регистр 13 с приходом второго импульса сигнала, подаваемого на вход 18. Далее процесс повторяется и каждый отсчет сигнала Х (и) умножается на соответствующие отсчеты а Умноженные отсчеты сигнала Х,(п) назаписываются с приходом импульсов на вход 22 регистра 29 (фиг. 4 и 13), которые сдвинуты вправо по отношению к импульсам на время работы блока 2. После срабатывания...

Устройство для выполнения быстрого преобразования фурье

Загрузка...

Номер патента: 1520538

Опубликовано: 07.11.1989

Авторы: Горинштейн, Евсеев, Назаренко, Сведлик

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...работает следующимобразом.На вход коммутатора 3 первого каскада 2, поступает последовательностьиз И комплексных операндов (неравенство 1). следующих с периодом Т,порядковые номера которых имеют последовательную нумерацию в обобщеннойпозиционной системе счисления (формулы 3-8).В случае, если преобразуемая последовательность операндов имеет размер М С М , то исходная последовательность дополняется нулевыми отсчетами до размера ИВ 1-м (1 = 1,М) каскаде операндыс 1 с - х (1 с = 1,М -1) выходов коммутатора 3 поступ".ют соответственно через К-е элементы задержки входы арифметического блока 9. Сигнал с И-говыхода коммутатора поступает наИ-й вход АБ непосредственно,В (ЗЬ - 2)-м, (Ь = 1, Л +1) каскаде сигналы с выходов АБ 9 поступаютна...

Устройство для преобразования в базисе кусочно-квадратичных функций уолша

Загрузка...

Номер патента: 1520539

Опубликовано: 07.11.1989

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: базисе, кусочно-квадратичных, преобразования, уолша, функций

...кодов устройства черезмультиплексоры 6 к входам соответствующих регистров 1 сдвига, в которыепо первым Ы тактам вводятся значения коэффициента Ся. Дайее иа выходесинхронизатора 4 устанавливается,"1", тем самым обеспечивается подключение выходов сумматоров 2 черезсоответствующие (графу фиг. 4) мультиплексоры 6 к регистрам 1 сдвига,в которые в течение и циклов из Ытактов вводятся результаты выполнения быстрой вычислительной процедурысогласно фиг. 4. Причем каждый,(21+тает в режиме суммирования, а (21 + +2)-й - в режиме вычитания. Таким обраэбм, через йу (и+1) такт в регистрах 1 сдвига будут содержаться результаты преобразования по кусочно 5 постоянным Функциям Уолша (2). Причем по й (и+1)-му такту сумматоры 3, 7 и 8 обнуляются и...

Устройство для быстрого преобразования фурье

Загрузка...

Номер патента: 1524066

Опубликовано: 23.11.1989

Авторы: Каневский, Котов, Масленников, Перльмуттер, Сергиенко

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...модуля комплексного числа в устройстве производится с плавающей запятой следующим образом,В первом такте на вход 36 устройства поступает действительная часть Ао нулевого операнда и принимаетсяов регистр 37, Во втором такте Аа переписывается иэ регистра 37 в регистр 39, а также выдается через мультиплексор 38 и ключ 15 на шину 70, а количество незначащих в нем цифр (порядок) записывается в регистр 19 порядка при единичном сигнале на шине 69. В этом же такте мнимая часть А нулевого операнда принимаоется с входа 36 устройства в регистр 37, а регистр 33 устанавливается в нулевое состояние сигналом на входе 57, В третьем такте А 3 из регистра 37 выдается на шину 70 и принимаетсоде хода происходит сдвиг А в сторону старших разрядов на К...

Устройство для вычисления скользящего спектра

Загрузка...

Номер патента: 1527642

Опубликовано: 07.12.1989

Авторы: Каневский, Куц, Сергиенко

МПК: G06F 17/14

Метки: вычисления, скользящего, спектра

...вход умножителей 13 и 17, иэ блока 14 по адресу 0001 считываются коэффициенты ар Ь и е. В триггер 26 записывается О, а и его вход поступа 1527 Ь 42ет единичный уровень, Триггер 27в нулевом состоянии,В третьем такте состояние счетчика 25 - 001 О. В умножителях 135и 17 выполняется соответственно прием х(К), а и х (К), Ь, вычисляются произведения х (К)а, и х (К) Ьи через сумматоры 12 и 8 соответственно поступают на вход регистров 11и 9, В регистры 11 и 9 записываютсясоответственно х, (Е) д + х(К)а, их,(К)а + х(К) Ь. На управляющемвходе регистров 11 и 9 присутствуетединичный уровень (управляющий сигнал 21 равен единице, т.к. в триггер26 записывается по синхроимпульсуединица и поступает на вход триггера 27) . Этот единичный уровень разрешает...

Устройство для преобразования булевых функций

Загрузка...

Номер патента: 1532946

Опубликовано: 30.12.1989

Авторы: Дашенков, Кузьмицкий, Шмерко, Янушкевич

МПК: G06F 17/14, G06F 7/00

Метки: булевых, преобразования, функций

...одиннадцатом такте с выхода регистра 9 коэффициент а8(Ь(т) - Яд(Ьд) " (Яу(Ьф) - 8(Ьф) передается на выход устройства.Таким образом, на выход устройства в тактах с восьмого по одиннадцатый поступают значения коэффициентов а , вф, аф, аф (табл. 4).Блок синхронизации 4 (фиг,74 для и = 4) содержит генератор 11 тактовых импульсов, демультиплексор 12, регистр сдвига 13, первый 14, второй 15, третий 16 элементы ИЛН, счетчик 17, первый 18, второй 19, третий 20, четвертый 21 элементы И, первый 22 и второй 23 триггеры.Рассмотрим работу блока 4 синхронизации для а4. Первоначально регистр 13 сдвига, счетчик 17, первый 22 и второй 23 триггеры установлены в нулевое состояние.На первом такте импульс с выхода генератора 11 тактовых импульсов пос"...

Устройство для обработки данных

Загрузка...

Номер патента: 1536396

Опубликовано: 15.01.1990

Авторы: Копыто, Крылов, Фельдман

МПК: G06F 15/16, G06F 17/14

Метки: данных

...входов-выходов второго блока обработки соединена с первой группой информационных входов- выходов первого блока памяти, первая группа информационных входов-выходов 25 первого блока обработки соединена с третьей группой информационных входов второго блока обработки, а четвертая группа информационных выходов второго блока обработки соединена с второй 30 группой информационных входов первого блока памяти, вторая группа информационных входов-выходов второго блока коммутации соединена с пятой группой информационных входов-выходов второ 35 го блока обработки, а шестая группа информационных входов-выходов второго блока обработки соединена с первой группой информационных входов-выходов второго блока памяти, вторая группа 40 информационных...

Устройство для быстрого преобразования уолша-адамара

Загрузка...

Номер патента: 1536398

Опубликовано: 15.01.1990

Авторы: Абдурахманов, Золотой, Мачнев, Садыхов

МПК: G06F 17/14

Метки: быстрого, преобразования, уолша-адамара

...течение следующих 2" тактов .разности из регистра 2 сдвига выводятсяна выход коммутатора 4 и одновременно регистр заполняется очереднойгруппой из 2 "данных, поступающихна вход коммутатора .1 из (К) -гокаскада. При этом на управляющие входы коммутаторов 1 и 4 действует сиг",нал 0, а управление коммутаторамиосуществляется с (и - К+1)-го выходасчетчика 7В и-м каскаде данные непосредственно поступают на вход регистра 2сдвига, в котором задерживаются наодин такт, а получаемые в сумматоревычитателе 3 суммы проходят на выходкоммутатора 4, когда на его управляющем входе имеется сигнал "1", Одновременно разности записщваются в регистр 5 сдвига, .где также задерживаются на один такт.и выводятся на вы"ход коммутатора 4, когда на его...

Цифровое устройство для анализа сигналов

Загрузка...

Номер патента: 1545227

Опубликовано: 23.02.1990

Авторы: Леднев, Плекин

МПК: G01R 23/00, G06F 17/14

Метки: анализа, сигналов, цифровое

...мощность полезного сигнала на 60-80 дБ(4).Формирование потока цифровых сигналов в таких системах происходитследующим образом . Аналоговый вицеопервым, вторым и третьим входами йормиров ателя опорно го сигнала, выходомкоторого является выход масштабирую-.щего усилителя, выходы обнулениясчетчика и первого регистра объединены и являются четвертым входом формирователя опорного сигнала. сигнал Ц (Г) поступает на вход аналого-цифрового преобразователя (А 13 Ч) 1с выхода канала фазового детектирова"ния РЛС, Поскольку динамический диапазон входных сигналов определяетсямощностью коррелированной помехи, торазрядность г АПП 1 выбирается в соответствии с соотношением где Й - динамический диапазон входныхсигналов, дБ.Так как смещение частоты...

Устройство для вычисления логарифма функционала правдоподобия

Загрузка...

Номер патента: 1564646

Опубликовано: 15.05.1990

Авторы: Детистов, Часнык

МПК: G06F 17/00, G06F 17/14, G06F 17/18 ...

Метки: вычисления, логарифма, правдоподобия, функционала

...5. По (М+1)-му импульсу с сецьмого выхода синхронизатора 14 (фиг.2,7) коды А , с выходов бпока Ь, запишутся в сдвиговый регистр 7, При этом на последних М-х выходах сдвигового регистра 7 и, соответственно, на вторых информационных входах всех блоков умножения 8 ЯЯм появится кад А ,. По (М+1)- му импульсу с восьмого выхода синхронизатора 14 (фиг.2.8) на выходах каждого блока 8 . и, соответственно, на1каждых 1-х информационных входах накапливающего сумматора 9 сформируется код соответствующего произведения А . А , По (М+1)-му импульсу с дейлвятого выхода синхронизатора 14 (фиг,2.9) в накапливающем сумматоре 9 произойдет суммирование поступающих на его информационные входы кодов и сложение полученной суммы с предьдущим результатом....