Устройство для быстрого действительного преобразования хартли-фурье

(21) 4473 (22) 10.0 (46) 07.0 (71) Инсти ки АН БССР (72) С,Н,Л Э,Б,Кунов (53) 681ибернет онок,емиденко, О.В.Иакий и Е.М.Левин2 (088,8) о СССР 1980СССР 2, 1986(54) УТЕЛЬНОФУРЬЕ 57)ифро областики и обретение относится й вычислительной те ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР А ВТОРСНОМУ СВИДЕТЕП может быть использовано в системахи устройствах цифровой обработки информации для преобразования временной последовательности действительных отсчетов входного сигнала в частотную и обратночастотной последовательности во временную, Цель изобретения - упроцение устройства. Цельдостигается за счет того, что в состав устройства входят блок 1 синхронизации, счетчик 2. адреса, блок 3 постоянной памяти, счетчик 4 адреса,входной регистр 5, регистр 6, входнойрегистр 7, блок 8 памяти, умножителп9, 10, коммутаторы 11, 12, сумматорвычитатель 13,. выходной регистр 14,коммутатор 15, информационный вход Ж16, информационный вьгход 17 н соатвет- ррствующие связи между узлами устройства. 2 илИзобретение относится к цифровой вычислительной технике и может быть использовано в системах и устройствах цифровой обработки информации для преобразования временной последо 5 вательности действительных отсчетов . входного сигнала в.частотную и обратночастотной последовательности во временную. 10Цель изобретения - упрощение устройства.На фиг. 1 представлена структурная схема устройства; на фиг. 2 - граф алгоритма Хартли - Фурье для размерности массива данных Ы = 16,Устройство содержит блок 1 синхро" низации, счетчик 2 адреса, блок 3 постоянной памяти, счетчик 4 адреса, входной регистр 5, регистр б (констант), входной регистр 7, блок 8 (оперативной) памяти, умножители 9 и 10, коммутаторы 11 и 12, сумматорвычитатель 13, выходной регистр 14, коммутатор 15, информационный вход 25 16 и информационный выход 17. Выполнение гармонического преобразования включает четыре этапа: вводисходной информации, вычисление коэффициентов Хартли, преобразование коэффициентов Хартли в коэффициентыФурье, вывод результатов преобразования.На этапе используются только блок З 51 синхронизации; счетчик 4 адреса,блок 8 оперативной памяти и коммутатор 15, По сигналу с выхода блока 1синхронизации на управляющий входкоммутатора 15 последний производит 40подключение входа устройства 16 кинформационному входу блока 8 оперативной памяти. Счетчик 4 адреса формирует и последовательно передаетна адресный вход блока 8 оперативнойпамяти двоично-инверсную последовательность адресов, по которой в блоке 8 оперативной памяти записываетсяисходная информация .и тем самым выполняется шаг К преобразования в соответствии со схемой (фиг. 2),Этап вычисления коэффициентов Хартли включает в себя два вида процедур.Первая процедура не содержит операций умножения и реализуется при выполнении первых двух шагов алгоритмапреобразования Хартли и на последнихподшагах (подшагах Ы ) его последующих шагов. Блок 1 синхронизации по своему первому выходу формирует сигналы, по которым счетчик 4 адреса последовательно формирует пару адресов операндов, участвующих в данный момент в преобразовании. Первый опеоанд, считанный из блока 8 оперативный памяти по адресу иэ, счетчика 4 адреса, по сигналу выхода блока 1 синхронизации записывается во входной регистр 5, второй операнд по сигналу с выхода блока 1 синхронизации - во входной регистр 7. С выхода .входного регистра 5 первый операнд через коммутатор 11, управляемый с седьмого выхода блока 1 спхрониэации, поступает на вход сумматора-вычитателя 13. Управляющий сигнал по выходу блока 1 синхронизации задает на сумматоре-вычитателе 13 выполнение операции вычитания значения, приходящего на вход от коммутатора 12, из значения, приходящего на другой вход. Результат вычитания по сигналу с выхода блока 1 синхронизации записывается в регистр 14. Далее операции протекают параллельно, Значение сигнала с выхода регистра 14 через коммутатор 15, управляемый с выхода блока 1 синхронизации, поступает на информационный вход блока 8 оперативной памяти и под управлением сигнала "Запись-считывание", приходящего с выхода блока 1 синхронизации, записывается в блок 8 оперативной памяти по адресу второго операнда, установленному на выходе счетчика 4 адреса. Одновременно блоксинхронизации переводит сумматор-вычитатель 13 в режим суммирования и через время, необходимое для завершения переходных процессов в сумматоре-вычитателе 13, управляет записью результата суммирования в выходной регистр 14. К этому времени уже завершается цикл записи в блок 8 памяти предыдущего операнда и в следующем такте блок 1 синхронизации выдает по своему выходу сигнал на счетчик 4 адреса для выработки последним адреса первого операнда, и управляетзаписью информации в блок 8 оперативной памяти. Таким образом, выполняя преобразование на первых двух шагах алгоритма Хартли и на последних подшагах (подшагах Ы) его последующих шагов, устройство реализует вычисле ние "бабочки" без умножения в соответствии с выражен и1569847 25 30 с выхода блока 1 синхронизации переключается н режим выполнения операции .вычитания. Из операнда, приходящего на второй вход блока 13, вычитается операнд, приходящий на его 35первый вход, В первой части слова,считанного из блока 3 постоянной памяти и хранимого в регистре б констант, содержится значение синусногокоэффициента, которое,как описано,поступает в качестве сомножителя наумножитель 9. Во второй части слова, ю хранимого в регистре 6 констант,.содержится значение косинусного коэффициента, который поступает в качестве сомножителя на умножитель 10, По1окончании переходных процессов и умножителях 9 и 10 и сумматоре-вычитателе 13 на выходе последнего формиру ется вычисленное значение второгооперанда, которое под управлениемсигнала с выхода блока 1 синхронизации фиксируется в выходном регистре14. Что.коммутаторы 11 и 12 в течение всех подшагов Р алгоритма преобразования Хартии, а коммутатор 15 н.течение реализации всего алгоритмапреобразования Хартли своего состояния не изменяют и устанавливаются(и+1)-м шагахвыполнения алгоритма преобразования Хартли, и=- 1 2 ф(вторых операндовв парах) соответственно на шагахи и (и+1) выполнения алгоритмапреобразования(и+1)-х шаговвыполнения алгоритма преобразования Хартли, и(и+1)-х шагов выполнения алгоритма преобразованияХартли, и = 3(с 1 = 1 о 8И, где М - размерность входной последовательности.Вторая процедура содержит операции умножения на тригонометрические коэффициенты и реализуется на всех шагах алгоритма, исключая первые два, Здесь по сигналу с выхода блока 1 синхронизации счетчик 4 адреса задает н блок 8 оперативной памяти код, по которому из него по сигналу с выхода блока 1 синхрониза";ии считывается превый операнд и фиксируется во. входном регистре 5 в соответствии с сигналом с выхода блока 1 синхронизации. Одновременно по сигналу с выхода блока 1 синхронизации счетчик 2 адреса формирует и подает на блок 3 постоянной памяти код адреса требуемых тригонометрических коэффициентов. Значения коэффициентов считываются из блока 3 постоянной памяти и фиксируются н регистре 6 констант по сигналу с выхода блока 1 синхронизации. Длина слона б тока 3 постоянной памяти и соответственно длина регистра 6 констант в дна раза превышает длину слова остальных блоков у:тройства, так как и нем содержатся коды двух коэффициентов - синуснога н косинусного, Затем по сигналу с выхода блока 1 синхронизации счетчик 4 адреса задает в блок 8 оперативнсй памяти код, по которому из него в соотФнетствии с сигналом с выхода блока синхронизации считывается второйоперанд. Данный операнд фиксируетсяно входном регистре 7 по тактовомусигналу с выхода блока 1 синхронизации.Одновременно блок 1 синхрс.иэации по своему выходу управляет коммутаторами 11 и 12 таким образом, чтовыходы умножителей 9 и 10 подключаются к входам сумматора-нычитателя13, который под управлением сигналаодин раз в начале выполнения подшага 3 и алгоритма преобразования соответственно,После фиксации в регистре 14 ре 5 эультата вычисления второго операнда в соответствии с выражением Б Ъ (2)2 а 1 с 10= н 1 п( - ) - синусный коэф 2 пфициент;С = сон(4 - косинусный кок 2 иэ ффициен т, блок 1 синхронизации задает считывание новой пары операндов и запись их во входных регистрах 5 и 7 соответственно, Однако теперь первым считывается операнд Ъ и фиксируется во(ъ)входном регистре 5, а вторым считывается операнд а " и фиксируется во входном регистре 7. Затем блок 1 синхронизации вырабатывает управляющие сигналы на счетчик 4 адреса и на блок 8 ойеративной памяти. Тем самым 25 обеспечивается запись в блок 8 оперативной памяти вычисленного и хранимого в регистре 14 значения второго операнда.гВ конце этого такта после завершения переходных процессов в умножителях 9 и 10 и сумматоре-вычитателе 13 значение операнда, вычисленное в соответствии с выражениемь+11,(и 1 о И и ( 35 фиксируется в промежуточном регистре 14 по сигналу с выхода блока 1 синхронизации.В следующем такте работы блок 1 синхронизации обеспечивает запись хранимого в регистре 14 вычисленного значения первого операнда в блок8 оперативной памяти через коммутатор 15. Таким образом,обеспечивается работа устройства при реализации второй процедуры алгоритма преобразования Хартли.На этапе преобразования коэффициентов Хартли в коэффициенты фурье выполняются операции сложения,фвычитания и деления на два. Реализацию операции деления осуществляет коммутатор 15 путем выполнения сдвига приходящей на вход информации на один разряд вправо.55 1По сигналу с выхода блока 1 синхронизации счетчик 4 адреса формирует код, адреса коэффициента Хартли. По данному коду из блока 8,оператинной памятипо сигналу с выхода блока 1 синхронизации записывается во входной регистр 7. Затем аналогично переписывается второй коэффициент Хартли из блока 8 оперативной памяти в регистр 5. Одновременно с формированием управляющего сигнала на счетчик 4 адреса для выбора первого коэффициента Хартли блок 1 синхронизации управляет коммутаторами 11 и 12 таким образом, что они подключают на входы сумматора-вычитателя 13 выходы входных регистров 5 и 7. Кроме того, в этом такте сумматор-вычитатель 13 по сигналу с выхода блока 1 синхронизации устанавливается н режим вычита= ния, а коммутатор 15 - в режим сдвига данных по команде с выхода блока 1 синхронизации. В конце второго такта работы, когда будет считан второй операнди завершится. переходный процесс в сумматоре-вычитателе 13, данные с последнего по сигналу с выхода блока 1 синхронизации запишутся в регистр 14, Далее операции протекают параллельно. Информация с регистра 14 переписывается н блок 8 оперативной памяти, а сумматор-вычитатель переключается н режим сложения. Таким образом, к концу третьего такта работы один из коэффициентов Фурье будет записан н блок 8 оперативной памяти, а другой зафиксирован в регистре 14. В четвертом такте работы блок 1 синхронизации обеспечит управление перезаписью .в блок 8 оперативной памяти значения .второго коэффициента Фурье. Приведенные операции в соответствиисо схемой алгоритма, представленной на фиг. 2, повторяются (И/2-1) раз.ЪНа этапе вывода результатон используются только блок 1 синхронизации, счетчик 4 адреса и блок 8 опера" тинной памяти, подключенный к выходу 17. По сигналам с выхода блока 1 синхронизации счетчик 4 адреса формирует и передает в блок 8 оперативной памяти последовательность кодов адресов, по которым с последнего считываются на выход 17 устройства значения коэффициентов преобразования.Формула изобретенияУстройство .для быстрого действительного преобразования Хартли - Фурье, содержащее :;.,;,синхронизации, 1569847блок постоянной памяти, два счетчика адреса, два входных регистра, регистр выходной регистр, три коммутатора, два умножителя, сумматор-вычитатель и блок памяти, выход котрого является информационным выходом устройства и подключен к информационным входам первого и второго входных регистров, первый выход блока синхронизации под О ключен к счетному входу первого счетчика адреса, информационный выход которого подключен к адресному входу блока постоянной памяти, выход которого подключен к информационному входу регистра, первый и второй вы" ходы которого подключены к первым входам соответственно первого и второго умножителей, второй выход блока синхронизации подключен к счетному входу второго счетчика адреса, информационный выход которого подключен к адресному входу блока памяти, информационный вход которого подключен к выходу первого коммутатора, первый 25 информационный вход которого является информационным входом устройства, управляющий вход первого коммутатора подключен к третьему выходу блока синхронизации, четвертый выход которого подключен к входу управления записью-считыванием блока памяти, пятый выход блока синхронизации подключен к тактовому входу первого входног о регистра, выход которого подключен к второму входу первого умно 35 жителя, тактовый вход регистра подключен к шестому вьподу блока синхронизации, седьмой выход которогоподключен к тактовому входу второговходного регистра, выход которогоподключен к второму входу второго умножителя и к первому информационномувходу второго коммутатора, выход которого подключен к первому информационному входу сумматора-вычитателя,управляющий вход которого подключенк восьмому выходу блока синхронизации, девятый выход которого подключен к тактовому входу выходного регистра, выход второго умножителяподключен к второму информационномувходу второго коммутатора, управляющий вход которого соединен с управляющим входом третьего коммутатора нподключен к десятому выходу блокасинхронизации, о т л и ч а ю щ е е - .с я тем, что, с целью упрощения устройства, выход первого входного регистра подключен к первому информационному входу третьего коммутатора,выход которого подключен к второмуинформационному входу сумматора-вычитателя, выход которого подключен кинформационному входу выходного регистра, выход которого подключен квторому информационному входу первого коммутатора, а выход первого умножителя подключен к второму информационному входу третьего коммутатора,.Зайце Техред М.Х бручар Корректо ани 70 Т ина, 1 ственн здатедьскии комбинат тен г, Ужгород, ул. Га аказ 1451%ИПИ Государст нного 3035,омитета по из осква, М з 5,Подписное бретениям и откр аушская наб д, иям при ГКНТ СССР