G06F 17/14 — преобразования Фурье, Уолша или аналогичные преобразования

Номер патента: 1247890

Опубликовано: 30.07.1986

Авторы: Агизим, Горячева

МПК: G06F 17/14

Метки: составляющих, спектральных, фазы

...6 осуществляется путем поразрядного суммирования, начиная с младших разрядов, на одноразрядном сумматоре 11 двоичного кода регистра с прямым кодом поправки, если содержимое триггера 5 равно нулю, и с обратными, если равно единице. Прямой или обратный.код поправки передается в сумматор 11 через мультиплексор 9, которым управляет триггер 5. Поправка равна двоичному коду регистра 6, сдвинутому на 3 разряда в сторону младших разрядов. числа поразрядно. Полученный на выходе сумматора 21 результат вдвигается в регистр 19 по последовательному нходу на место старших разрядов.1247890 4 ичный код, пропорциональный фазе в 0 пределах 0-45, После и сдвигов процесс коррекцииокончен, в регистре 10 находится дво 1 М., если 1 М 15;Г 1 + М с 15,7...

Номер патента: 1247891

Опубликовано: 30.07.1986

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...арифметического блока выполняется в блоке 6 формиро-вания дополнительного кода. Последовательность формирования адресов управляется сигналом первого разряда счетчика 4 отсчетов, от селектированного соответствующим сигналом номера итерации с выхода дешифратора На произвольной итерации при нулевом состоянии сигнала 1-го разряда счет 1247891чика отсчета на выход блока 6 формирования дополнительного кода пропуска. ются сигналы 2, 3(К+ 1)-го разрядов счетчика 4 отсчетов без изменений и используются в качестве адреса.пер. вого результата. Когда сигнал 1-го разряда счетчика 4 отсчетов принимает единичное состояние, выполняется преобразование сигналов 2, 3 О (К+1)-го разрядов счетчика 4 отсчетов описанным выше способом. При этом на выход...

Номер патента: 1249534

Опубликовано: 07.08.1986

Авторы: Куприянова, Наймарк, Хазанович

МПК: G06F 17/14

Метки: сигналов, цифровой

...8 и 9,делителя 10 и умножителя 5 определяютсяоэффициенть А по зависимости (12).Так как одновременно сигналы опоступают на вход генератора 7, навыходе которого образуются напряже ОЪния е , то по ним в умножителе 5образуются сигналы А, е о так, чтосумматор 6 на выходе устройства определяет КФв.К(7) =2 А еК=1Из описания принципа работы устройства ясно, что его параметры (параметры с(=л, 1=1,п), определяющиехарактеристики генераторов экспоненци-Юальных сигналов, их коэффициенты затухания и число и в разложении, изменяются в зависимости от входных сигналов, что определяет адаптивныймеханизм его работы,Устройство для цифровой обработки сигналов, содержащее умножитель, выход которого подключен к входу первого накапливающего сумматора,...

Номер патента: 1249535

Опубликовано: 07.08.1986

Автор: Бордюженко

МПК: G01R 23/00, G06F 17/14

Метки: анализа, спектрального

...2 )-й управляющий вход блока 12 и в коммутаторе 16 подключает (2" )-(2"входы на его (1-2") выходы. При этом происходит умножение операнда, находящегося в регистре 10 и поступающего на перВую группу входов сумматора-вычитателя 17, на операнд, записанный в регистр 14, который через коммутатор 16 поступает на вторую группу входов сумматора-вычитателя 17. По заднему фронту импульса на выходе 3 блока 13 происходит сложение результатов умножения в сумматоре 15 с егосодержанием и перезапись содержимого регистра 11 в регистр 10. Послеэтого счетчик 18 переходит в исходноесостояние и описанный цикл работыИблока 4 повторяется (2-, +2) раз,после чего на (1-2 ) выходах сумматора появляется 2 -точечная оценкаспектра входного сигнала,...

Номер патента: 1249553

Опубликовано: 07.08.1986

Авторы: Купреев, Павленко, Шаройко

МПК: G06F 17/14

Метки: графосчитывателя, корректировки, развертки

...45 50 55 При использовании непрозрачного носителя толщиной В диаметр цилиндрической поверхности, на которую нанесено графическое изображение, возрастает на величину 2 В 3 и возникает погрешность шага квантования 6 определяемая по формуле Для компенсации указанной погрешности в предлагаемом устройстве используются корректирующие импульсы, которые суммируются с импульсами ИОС и формируются в моменты, когда величина указанной погрешности достигает величины одного элементарного шага перемещения ), Таким образом, при погрешности шага в корректирую,щие импульсы должны формироваться через каждые и импульсов обратной связи ИОС. Значение и определяется по формуле 71 ЖЭ Н Ви ь 2 й И 2 с 1 Совокупность элементов 4-8 предлагаемого устройства...

Номер патента: 1251106

Опубликовано: 15.08.1986

Авторы: Баранов, Докукин, Миронов, Сапрыкин

МПК: G06F 17/14

Метки: вычисления, свертки

...согласованных фильтров 3 и 4 введен блок 9 управления согласованной фильтрацией, который содержит суммирующий и вычитающий счетчики 21 и 22, на счетные входы которых подаются импульсы с выхода генератора 8 тактовых сигналов.При организации управления умножением частотных зондирующих сигналов характеристик на спектры 1входных сигналов используются обычно счетчики, формирующие адреса ОЗУ для считывания и записи информации.Счетчики используются для выработки адресов считывания информации из блоков 11,1 и 11.2 памяти блока 2 разделения спектрова также записи информации в блоки 20.1 и 20.2 памяти блока 5 смешивания спектров.В блоки 11.1 и 11.2 блока 2 разделения спектров поступает массив (длина Б. отсчетов составляющих) смеси спектров 2(1)...

Номер патента: 1254505

Опубликовано: 30.08.1986

Авторы: Галанина, Лапий, Лебедев

МПК: G06F 17/14

Метки: двумерного, дискретного, преобразования, фурье

...2 7,3 2,3 0,4 1,4 2,4 и . 0,0 1,0 2,0 0,1 1,Таблица 165 198 231 36 33 бб 11,0 12,99 и,п 10 У 13 О 14 О 15 О 16 0 17 О 18 О 19 О 30 363 396 429 462 495 528 561 594 627 и, и 20,0 21,0 22,0 23,0 24,0 25,0 26,0 27,0 28,0 29,0 693 726 75 92 825 858 89 957 30,0 0,1 1,1 2,1 3,1 4,1 5,1 6,1 С выхода блока 1 двумерный массив записывается в блок 5 и из него считывается в блок 2 в порядке, указанном на фиг. 1, в соответствии с ал 2 горитмом: на первый сверху блок 2, подается х п =О, Я,-1; и = 01;на второй - х п =(Г Й -1 п = 11и т.д. Из группы блоков 2 считываются числа в соответствии с (2). Числа3 Р Ь, и ) записыаются в блок 6.Числа из блока 6 в порядке, указанном на схеме, считываются на вторую группу блоков 3, состоящую из М поразрядных блоков...

Номер патента: 1254506

Опубликовано: 30.08.1986

Авторы: Каневский, Куц, Логинова, Некрасов, Третьяк

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...аналогична описанной.В первом такте первого шага навторой итерации (состояние счетчика 8 тактов 000) синхроимпульсомМ 2.2 32.2 выполняется запись Еш А +ко1254 50 б боказывает, так как на управляющем входе регистров 15.2 и 1 б.2 присутствует значение "0"),В третьем такте второго шага (состояние счетчика 8 тактов 0010) синхроимпульсом 32.2 выполняется занг-пись 1 пг А, в регистр 28.2, по синК-дхроимпульсу 35 в регистр 34 записы 2 Пвается соя1 с (1 с = 11/2), единич" 32 П+ Ке А я 1 п1 с (1 с = И/2 - )юИ-Ив регистр 28.2, Состояние управляющих входов 22.1, 22.2, 23,2, 24, 25 "0"управляющего входа 23. 1 - " 1", в умножитель 19 поступает значение 1 щ аг,г, в регистр 34 записан2 тя 1 п1 с (1 с = И/2 - 1) и поступаетБна вход сумматора 27, на...

Номер патента: 1256044

Опубликовано: 07.09.1986

Авторы: Витязев, Уваров, Улаев, Хлудов, Широков

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, цифровой

...коэффициент прореживания кратен степени двойки). На второй вход сумматоравычитателя 12 с выхода второго счетчика3 подается код текущего значения и, взятого по модулю Лг. При поступлении управляющего импульса У 9 адрес (л - и,г ), взятый по модулю У, с выхода сумматора-вычислителя 12 записывается В регистр 11 и определяет в последующем такте обработки значение выборки импульсной характеристики 6(п), считываемой из блока 10 памяти коэффициентов.Вторая группа ФНЧ по аналогичному алгоритму выполняет обработку второй группы сигналов хог(ПТ), Р=1, 6 с выхода преобразователя 1 частоты. По окончании каждого (ъ - 1)-го цикла работы блока 2 цифровой фильтрации одновременно во все выходные регистры ФНЧ записываются т-е текущие значения выходных...

Номер патента: 1257662

Опубликовано: 15.09.1986

Авторы: Каневский, Некрасов, Сергиенко

МПК: G06F 17/14

Метки: процессор, сигналов, цифровой

...на второй вход сумматора-вычитателя 16, а исходные данные х 1 записываются в четвертый 8 узел регистров в каждом такте.Если считать, что сумматор-вычитатель 16 выполняет пропуск операнда по второму входу (с вьгкода второго коммутатора 11), то операнд, записанный в узле 5 регистров блока 3.0, за шесть тактов проходит по циклическому маршруту через блоки 3.1, 3.3, 3,7, 3,6, 3.4 и возвращается в узел 5 регистров блока 3.0 Меняя соответствующим образом содержание регистра 24 сдвига и узла 14 постоян - ной памяти, можно получать циклические маршруты любой длины, а также циклическую свертку с любым операндом, меньшим или равным.Рассмотрим процесс вычисления циклической свертки, начиная с нулевого такта.Все вычислительные блоки ири этом...

Номер патента: 1264199

Опубликовано: 15.10.1986

Авторы: Золотой, Садыхов, Чеголин, Шаренков

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, уолша

...на управляющем входе демультиплексора 19 выход мультиплексора 10 подключается к входуэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5, к дру. гому входу которого подсоединяется выход регистра 4 сдвига через элемент И 6, через элемент ИЛИ 26 регистр 4 сдвига закольцовывается. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5 Формируются произведения соответству ющих ординат кусочно-постоянных функ. ций Уолша. Сигнал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5 управляет направлением счета реверсивного счетчика 25 ("1" - сложение, "0" - вычита ние) и поступает на информационный вход триггера 2, 1264 Выход переноса реверсивного счетчика 25 подключен к тактовому входу триггера 2, тем самым обеспечивается формирование знака функции КЯ ,С) на выходе триггера 2. 5Модуль ординаты...

Номер патента: 1265794

Опубликовано: 23.10.1986

Авторы: Григорьев, Дергачев, Кравец, Фриде, Шпильберг

МПК: G06F 17/14

Метки: быстрого, каскадное, преобразования, фурье

...111/2 двухточечных ДПФ и описывает порядок вы 1- борки операндов;61 единичная матрица порядка 2 матрица двухточечного ДПФ; а 1 1-1 -11)я х 1, В9 О 1 в диагональная матрица, определяющая умножение вектора промежуточных данных на весовыекоэффициенты; и = 1 о 8,111;Хх 1 аЯ 0, 1-1 О, 11 1-11 1 ЦВ)И =ехР -1в ,211бн - мономиальная матрица двоичноинверсной перестановки порядка 111.Модифицировайный алгоритм БПФ получается из традиционного на основе матрицы 1,Г О Р, ) , которая задает разделение компонент выборки входного сигнала Х на четные и нечетные компоненты каждой ее половины. (1 (9 Рц ) Х:Х , Х ХХ, Х 11 ХНП 1 Х ИП-1 гХ 11 Х 11Х 111, 1в Ф(.11пары операндов, отстоящих во времени друг от друга на 111/2 тактов. С выходов арифметического...

Номер патента: 1265795

Опубликовано: 23.10.1986

Авторы: Гнатив, Лучук, Пархоменко

МПК: G06F 17/14

Метки: адамару, быстрого, преобразования, сигналов, уолшу, упорядочением

...промежуточных данных задерживается в регистре2 сдвига на 2 " тактов. Суммы в течение 2 "тактов выводятся на выход коммутатора 4, а разности записываются 50в регистр 2 сдвига через, коммутатор1. В течение следующих 2 тактовразности иэ регистра 2 сдвига выводятся на выход коммутатора 4 и одновременно регистр, заполняется очередной группой из 2 данных, поступающих на вход коммутатора 1 из -1-гокаскада. Управление коммутаторами 1-го каскада осуществляется с выхода-го разряда счетчика 5.Последовательность коэффициентовпреобразования Формируется на выходекоммутатора 4 и-го каскада.Формула изобретенияУстройство быстрого преобраэонания сигналов по Уолшу с упорядочением по Адамару, содержащее и-раэрядный счетчик и и каскадов...

Номер патента: 1267431

Опубликовано: 30.10.1986

Авторы: Кустов, Лапенко, Ляшук

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...всего массива входных операндов,устройство работает следующим образом,В момент прихода операнда КеС;на вход задания операнда устройства55 триггер 10 под воздействием.отрицательного фронта тактового импульса,поступающего с выхода генератора 9тактовых импульсов, устанавливает 12674314ся в нуленое состояние, т.е, инверсный выход триггера 10 устанавливается н состояние логической единицы.Регистры 1, 2, 4, 5, 6, 8, 11 записывают данные, поступающие наих Л-входы, по положительному фронтуна С-входах. Следовательно, при подаче операнда КеС; на вход устройства и переключении триггера 1 О н нулевое состояние, на выходе регистра2 установится значение КеС, (фиг. 1и 2).В момент формирования логической единицы генератором 9 тактовыхимпульсов, на вход...

Номер патента: 1270775

Опубликовано: 15.11.1986

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: быстрого, преобразования, процессора, фурье

...второго разряда регистра. Этот логический потенциал через элемент И 15 поступает на управляющие входы коммутаторов 18-20, управляющий вход коммутатора 14 переводит их в такое состояние, при котором на выходы коммутатоО ров проходят сигналы с вторых входов. Кроме того, элемент И 17 открывается и пропускает на вход младшего разряда адреса блока оперативной памяти процессора сигнал с выхода триггера 4, причем триггер 5 генерирует сигналы управления (записью-считыванием) блоков оперативной памяти процессора через узел 9 блокировки (при этом запрещается запись в блоки опе ративной памяти. Таким образом, осуществляется последняя, (п+2)-я итерация БПФ. Формула изобретения 25 Устройство управления для процессора быстрого преобразования Фурье,...

Номер патента: 1273944

Опубликовано: 30.11.1986

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...12 по модулю дваи двух старших разрядов сумматораблока 1 управления, которые определяют номер квадранта аргумента функций з 3 п(ха ) и соз(ацд ). Остальныеразряды сумматора 11 блока управле"ния определяют адрес значениязхп(5. ьд) ипи соз( ьАЗ ) в соответствующем блоке памяти, 12739445 По достижении заданного числа отсчетов, равного Б, на выходе переполнения счетчика 9 появляется сигнал, свидетельствующий о том, что внакапливающих сумматорах 3 и 3 на 3 4коплено истинное Значение коэффициентов дискретного преобразованияФурье. С выхода переполнения счетчика 9 сигнал поступает на нулевойвход триггера 5 и выход 16 готовнос фти результата устройства. Частотадискретизации входного сигнала х (С),поступающего на вход 13 устройства,равна...

Номер патента: 1277135

Опубликовано: 15.12.1986

Авторы: Карасев, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...спектры - в блоке 17 памяти и поступают ка второй и первый входы арифметического блока 5 соответственно, Результаты перемножения записываются в блок 3 памяти. Адреса считывания спектра сигнала образуются на счетчике 20 и через второй вход мультиплексора 9 (определяется кодом на четвертом выходе блока 12 Формирования команд) и регистр б поступают на адресный вход блока 2 памяти. Адреса считывания эталонного сигнала формируются на счетчике 20.Адреса записи результатов для блока 3 памяти образуются следующим образом, Известно, что для выполнения операции обратного преобразования Фурье достаточно перед ее выполнением кроизвестипереупаковку массива следующим образом: Исходный массив: 0,1,2,3 М,ИПереупаковочныймассив:О, И, И, 3, 2, 1 Кроме...

Номер патента: 1278883

Опубликовано: 23.12.1986

Авторы: Медведев, Сысоев

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, усеченного, формирования, фурье

...тригонометрического коэффи-. циента).В рассматриваемом примере в этом случае А 1 = 000, А 2 = 00 и АЗ =000. Так как в Сч 2 и записан О, а на инверсных выходах всех разрядов Сч 2,кроме младшего, находится код 11, на выходе блока 11 сравнения находится логический нуль (РЗ = О). Поэтому н алгоритме выполняется переход от вершины 8 к вершине 9, Так как сигнал У 2 при этом не вырабатывается, сигнал У 4 добавляет к содержимому Сч 2 единицу. После этого по сигналу Уб на выходах См, См 2 и СхСд считываются адреса А 1 =010, А 2=011 и АЗ= =000. В следующем цикле считываются коды 00, 101, 000 и наконец, коды 110, 111 и 000. При этом на выходе .блока 11 сраннения появляется логическая единица, так как с Сч 2 записан код 11. Поскольку на выходе...

Номер патента: 1278884

Опубликовано: 23.12.1986

Авторы: Мельник, Перков, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...блока 3. Блок 21 синхронизации при второй итерации (четных итерациях) операции БПФ нырабатывает строб записидля блока 15. Причем на третьем выходе дешифратора 3 вырабатываются адреса записи, а на четвертом выходедешифратора 13 - адреса считывания,которые, как аыло описана, поступаютна адресные входы блоков 3 и 15.Процесс вычисления на последующихитерациях ныполняется аналогичнымобразом, После выполнения последней,денятай, итерации регистр 21 обнуля,ется и с выхода переноса сигнала "1поступает на вход астанана блока 24.Процессор переходит в режим астанава.При этом на выходе разрешения выполнения операции ввода-вывода устанавливается сигнал0 , чта служит сигналом запрета для операций ввода-вывода,Таким образом, в блоке 15 находится...

Номер патента: 1278886

Опубликовано: 23.12.1986

Авторы: Невельсон, Шафранский

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...Для обеспечения этога блок 19 формирования кодов аргумента, принцип работы которого описан вьппе, под управЛением импульсов с выходов А и В блока 20, на своих выходах Р, К, Я, Формирует четыре различных аргумента, которь 1 е с помощью коммутатора 17 поступают последовательна на вход блока 18 вычисления синуса. Другая секция этого коммутатора, синхронно с первой секцией, последовательно подключает результат вычисления сйну - са, т.е. выход блока 18, к ячейкам буферного регистра 16. В результате этого, в регистре 16 для каждого К-го коэффициента Фурье будут находиться значения синуса от четырех различных аргументов. апр.деляемых формулсмис( 0 1, ,адерж 1 нн я 1 се 1:. ре - гистра 16 п ре.".егся иа в,оды умножи 1 еля 14 и блок;Я. езу...

Номер патента: 1278887

Опубликовано: 23.12.1986

Авторы: Гнилицкий, Корчев, Повидайко

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...60 фиг, 3) блока 8 иливыхода 43 (условное изображение 61на фиг. 3) блока 9, поступают на инфор"мационные входы 42 и 44 коммутато-ра 10 соответственно, который передает на свой выход 45 информацию стого блока 8 или 9, который находится на текущем интервале анализа врежиме выдачи информации. Моментыдискретизации поступают на тактовыйвход 46 блока 1 и тактовые входы 47сумматоров-вычитателей 12, Условноинтервалы анализа входного сигналадлительностью Т можно разбить на нечетные и четные, Начнем рассмотрениеработы узлов устройства с нечетногоинтервала. Нечетному интервалу навыходе 36 блока .7 будет соответствовать уровень лог, "0", а четному ингтервалу - лог, "1" (сигнал 59 нафиг. 3), Этот сигнал 59 подается науправляющий вход 38...

Номер патента: 1278888

Опубликовано: 23.12.1986

Авторы: Витязев, Широков

МПК: G06F 17/14

Метки: базовой, быстрого, выполнения, операции, преобразования, фурье

...У записывается код интерпо 2 оляции, поступающий с младших разрядов регистра 16 блока вычисления целой части, Под воздействием сигнала У 1 код интерполяции начинает сдвигаться в сторону старших разряцов. Старший разряд регистра 30 сдвига подается на инверсный вход логического элемента 31 совпадения и на прямой вхоц логического элемента 32 сов падения. На вторые вхоцы логических элементов совпадения подается сигнал записи У, . Е 1 а входы регистров 33 и 34 поступают операнды с выхода коммутатора 29, который работает в зависимости от сигнала управления У(,7. С выходов регистров 33 и 34 операнды поступают на сумматор 35. С выхода сумматора 35 операнды через коммутатор 29 поступают на входы регистров 33 и 34 и взависимости от старшего...

Номер патента: 1282156

Опубликовано: 07.01.1987

Автор: Чернов

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...Эти разность и сумма, а также КеА , 1 шА (сдвинутые КеА, 1 шА) поступают на сумматоры 24-27, выходы которых являются выходами операндов КеХ, 1 шХ, КеУ, 1 шУ, определяемых выражением (1).35 Если в процессе формирования сумм и разностей не происходит переполнения разрядной сетки (не возникает переноса из старшего разряда) ни одного из сумматоров 22-27, то операнды40 КеХ, 1 шХ, Ке 7, 1 шУ и их порядки - порядок Х, У, снимаемые с выхода счетчика 10, записываются в ОЗУ импульсом, проходящим через элемент И 13 по входу тактовых импульсов ТИ 2.45Если в одном из сумматоров 22-27 возникло переполнение, то оно, проходя через элемент ИЛИ 28 и элемент И 14, запрещает прохождение импуль сов ТИ 1 и ТИ 2 через элементы И 12 и 13, блокируя тем самым...

Номер патента: 1282157

Опубликовано: 07.01.1987

Авторы: Титков, Шабаков

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, уолша, функциям

...(-) и нулевое (0),Фазоннвертор 2 инвертирует знак сигнала:"+" на "-" и наоборот (значение "0"не изменяется),Элемент ИЛИ 3 и элементы 8 равнознэчности воспринимают значения вход- З 7ных сигналов "0" и "-" как логическийноль ("0 ), а значение "+" кэк логическую единицу ("1"), В результатеэлемент И 5 открывается сигналом свыхода элемента ИЛИ 3 для прохождения тактовых импульсов от генератора4 на счетные входы реверсивных счетчиков 7 только при ненулевых значеНиях информационного сигнала на входе 1. При нулевом информационном сиг" 40нале прохождение тактовых импульсовчерез элемент И 5 запрещается и состояние счетчиков 7 не изменяется.Реверс счетчиков 7 осуществляетсясигналами с выходов элементов 8 равнозначности. При совпадении...

Номер патента: 1283789

Опубликовано: 15.01.1987

Авторы: Дмитриевский, Пономаренко, Синицына, Федоров

МПК: G06F 17/14

Метки: вычисления, коэффициентов, тригонометрических, цифровое

...работы равно нулю и вырабатывается единичный сигнал 1 , поступающий на управляющий вход блока памяти 19, на адресном входе которого имеется значение адреса, поступающее с вы- О хода счетчика адреса 20.На следующем такте работы блок постоянной памяти 15 переходит в сос. тояние С алфавита состояний памяти и вырабатывается единичный сигнал 5 1 , поступающий на синхронизирующий вход счетчика адреса 20 и уменьшающий содержимое счетчика 30 на единицу, На следующем такте работы блока постоянной памяти 15 происходит 20 переход в состояние С алфавита состояний памяти при условии, что содержимое счетчика 30 не равно нулю.В противном случае блок постоянной памяти 15 переходит в состояние 25 С алфавита состояний памяти и вырабатывается единичный...

Номер патента: 1283790

Опубликовано: 15.01.1987

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...личина приращений ь х сигнала х(С) по модулю меньше единицы и в сторону старших разрядов, если величина приращений дх; сигнала х(г.) по модулю больше единицы на количество разрядов, равное коду на выходе приращений аналого-цифрового преобразователя 6. Разрядность сумматора 13 и счетчика 11 блока управления равна 1 оВИ.45Если значение приращения ьх положительное, т,е, на знаковом выходе приращений аналого-цифрового преобразователя 6 равно "0", то коды содержимого накапливающих сумматоров 31 50 и З,поступающие через мультиплексоры 5, и 5 на входы соответственно третьего 3 и четвертого 3 накапьливающих сумматоров со сдвигом на а разрядов, суммируются с содержимым 55 накапливающих сумматоров 3 и 3 соответственно. Значение ш определяется...

Номер патента: 1287174

Опубликовано: 30.01.1987

Авторы: Орлов, Шафоростов

МПК: G06F 17/14

Метки: дискретного, преобразования, фурье

...с целью упрощения устройства, оно содержит и групп косинусныз и синусных блоков понижения порядка первого типа (п=.1 оо И, И - размер преобразования по (2-(-1) 40 (р=1,п) блоков в р-й группе, и групп косинусных и синусных блоков понижеР пия порядка второго типа по (2 +2 х(-1)блоков в р-й группе и (и) групп блоков суммирования-вычитания 45 по 2 в (-1)"7 з " блоков в каждой группе, причем первая группа выхода р-го косинусного блока понижения по" . рядка первого типа р-й группы подключена к группе входов (р+1)-го ко синусного блока понижения порядка второго типа (р+1)-1 группы, втораяи третья группы выходов р-го косинус- ного блока понижения порядка первого типа р-й группы подключена к груп" 55 пам входов соответственно (р+1)-го...

Номер патента: 1287175

Опубликовано: 30.01.1987

Авторы: Востряков, Каневский, Котов, Краснощеков, Сергиенко

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...жителе 2 и произведение з 2 через сумматор-вычитатель 7 записывается в регистр 5. У, 2 из блока 15 сдвига пересылается в регистры 3 и 4. В двенадцатом такте произведениейкУ, 2 складывается с содержимым регистра 5 и квадрат нормализованного модуля А 2 "=(Хо + У) записывается в регистр 5, в этом же такте из блока 14 памяти весовых коэффициентов по адресу, составленному из старкших разрядов числа Х, 2 выбирается значение 1/(Х 2"), которое пересылается в регистр 4. Новый операнд А1 из шины 28 записывается в нулевой регистр блока 1 и в регистр 6. В тринадцатом такте из блока 16 памяти значений арктангенса по адресу, определяемому старшими разрядами чис 2 ЯК к ла А, 2 , выбирается значение А, 2/А 2, которое загружается в блок 15 сдвига для...

Номер патента: 1287176

Опубликовано: 30.01.1987

Автор: Шафоростов

МПК: G06F 17/14

Метки: вычисления, преобразования, фурье

...Аункциональнаяструктура устройства, на фиг.2 и 3функциональные схемы первого и второго, третьего комбинационных блоков.Устройство для вычисления преобразования Фурье (Аиг,1) имеет Ивходов и И выходов, содержит первый,второй и третий операционные блоки1-1,1-2,1-3,и ( И/2 (двухвходовых)сумматоров 2. Первый операционный.блок 1-1 (Аиг.2) имеет М входов иМ/23 + 1 выходов и содержит И-входовой сумматор 3 и узел 4 памяти коэффициентов.Таким образом, операционный блок1-1 по Е-му выходу реализует функциюу(ь); 1 с ==0Ы=г у(з.) 1 (2 з 1 с); 1 1 с 1 И/21.и определяет значения Аункции А, (1 с) в (6).Второй и третий операционные блоки 1-2, 1-3 (Аиг.3) имеют И входов и (И/23 выходов и содержат группу из узлов 5 памяти коэфАициентов, груп,пу...

Номер патента: 1288716

Опубликовано: 07.02.1987

Автор: Федоровская

МПК: G06F 17/14

Метки: быстрого, преобразования, процессорный, устройства, фурье, элемент

...производиться одновременно, поэтому из двух длительностей -"умножения" и "сложения", выбирается наибольшая и с этим тактом работает ПЭ, Таким образом, сигналыР 1, Р 2, РЗ одинаковые, имеют толькоразличную первоначальную задержку.При записи информации в регистры 3134 в регистры 15-20 производится запись информации с умножителей 11-14(результат произведений второй парыоперандов на вторые коэффициенты функции "окна"), а на регистры 1-6 происходит запись следующих пар операндов и коэффициентов функции окна После выполнения первой интерации сигналы 0 и 0 изменяют свое значение на инверсное, при этом открытым получается второй вход всех коммутаторов. По сигналу Р 1 через коммутаторы 7 и 8 в регистры 5-6 записываются значения соответственно...