Патенты с меткой «уолша-адамара»

Номер патента: 1377871

Опубликовано: 28.02.1988

Авторы: Брандис, Кузин, Куликов, Поляков

МПК: G06F 17/14

Метки: быстрого, преобразования, уолша-адамара

...изрегистров 4 - 4 , Вторая строка представляет поразрядные переносы и свторого выхода сумматора 5 записы 4 эвается в соответствующий из регистров 4- 4 .На сумматорах 5 з, 5 ц реализуется вычитание благодаря подключению инверсных выходов регистров 4.После и интеграций в регистрах 4формируются двухстрочные коды коэффициентов преобразования. По сигналуна входе 11 они могут быть переданы.на выходы 13 и 14 устройства. Приэтом на сумматорах двухстрочный кодпреобразуется в обычный однострочный.Формула изобретенияУстройство быстрого преобразования Уолша-Адамара, содержащее блоки элементов И с первого по 2+"-й (2 - размерность преобразования), 2 блоков элементов ИЛИ, регистры с первого по 2 -й, сумматоры с первого по 2"-й, причем...

Номер патента: 1443002

Опубликовано: 07.12.1988

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, преобразования, уолша-адамара

...логического"0", который подается на вход 28 блока 25 синхронизации и запускает формирователь 31 импульсов. При этом на втором выходе формирователя 31. импульсов формируется положительюай им"пульс сигнала "4" (фиг. 4), который по переднему фронту сбрасывает счетчик 30 в нулевое состояние. По приходу тактовых импульсов Г (фиг. 4)на счетныи вход 27 счетчика 30 на .выходах первого (младшего), (и)-ии-го разрядов счетчика 30 Формируются5 14430 сигналы управления 1-3". По приходу сигнала Т с выхода (и)-го разряда счетчика 30 на первый вход формирова" теля 31 импульсов на втором выходе формирователя 31 импульсов Формируется сигнал "4" (Фиг, 4). Сигнал "4" через элемент И 32 Формирует сигнал "5" (Фиг. 4), Сигнал "6" Формируется в зависимости от...

Номер патента: 1536398

Опубликовано: 15.01.1990

Авторы: Абдурахманов, Золотой, Мачнев, Садыхов

МПК: G06F 17/14

Метки: быстрого, преобразования, уолша-адамара

...течение следующих 2" тактов .разности из регистра 2 сдвига выводятсяна выход коммутатора 4 и одновременно регистр заполняется очереднойгруппой из 2 "данных, поступающихна вход коммутатора .1 из (К) -гокаскада. При этом на управляющие входы коммутаторов 1 и 4 действует сиг",нал 0, а управление коммутаторамиосуществляется с (и - К+1)-го выходасчетчика 7В и-м каскаде данные непосредственно поступают на вход регистра 2сдвига, в котором задерживаются наодин такт, а получаемые в сумматоревычитателе 3 суммы проходят на выходкоммутатора 4, когда на его управляющем входе имеется сигнал "1", Одновременно разности записщваются в регистр 5 сдвига, .где также задерживаются на один такт.и выводятся на вы"ход коммутатора 4, когда на его...

Номер патента: 1795471

Опубликовано: 15.02.1993

Авторы: Гнатив, Коссов, Ширмовский

МПК: G06F 15/332

Метки: быстрого, преобразования, процессор, уолша-адамара

...четырех блоков памяти 4, 10, 11 и 12. На выходе последнего (и+1)-го разряда счетчика 2 формируется сигнал выбора микросхе. мы (фиг, 6, СЯ 1 = С 52), который через первый и второй информационные входы переключателей 6 и 17 потенциалом логического "О" на протяжении М/2 тактов выбирает микросхемы блоков памяти 4 и 10. С выходов 2 и 4 блока 9 синхронизации формируются сигналы записи-считывания (фиг, б, й/Ю 1, Я/В/3), которые через первый и1второй информационные входы переключателей 5 и 19 поступают на входы записи-считывания блоков памяти 4 и 10. В течение К/2 тактов блок памяти 4 находится в режиме записи (сигнал Вдб 1 равен логическому "0"), а блок памяти 10 - в режиме считывания (сигнал й/В/3 равен логической "1").1Процессор готов к...