Устройство для вычисления дискретного преобразования фурье

(5 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ П(НТ СССР МИТЕТ ОТНРЫТИЯМПИСА ИЕ ИЭОБРЕТ ВТО4-24 ной техники и может быть использовано в аппаратуре, осуществляющей спектральную обработку сигналов с дельтамодуляцией в реальном масштабе времени. Цель изобретения - расширениеобласти применения за счет обработкивходных сигналов с линейной дельтамодуляцией. Поставленная цель достигается за счет того, что в составустройства входят дельта-модулятор,два вычислительных блока, сумматори блок управления, содержащий генератор тактовых. импульсов, два счетчика.и дешифратор, а каждый из вычислительных блоков содержит узел постоянной памяти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,сумматор-вычислитель, мультиплексор,узел памяти и узел ключей. 2 ил. В.Тимченко и устройст интегральныхе пособие./ПоРадио и свя ные блоки 3 и 4, сумматор 5, выход6 действительной части результата ивыход 7 мнимой части результата иблок 8 управления. Блоки 3 и 4 включают узел 9 постоянной памяти, элемейт ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 10, сумматор".вычитатель 11, вход 12 задания кон-.станты, мультиплексор 13, узел 14ключей и узел 15 (оперативной) памятиБлок 8 управления образуют генератор16 тактовых импульсов, счетчики17 и 18 и дешифратор 19,т и аппара ную об ляциеи л ласти и дискретн (ДП(Ь) в дельтаНа ф нальная ления; ля вычис)е завиФ р Устройствоботает след Алгоритм рамассива отсчет и ационный в частоте дискре вычисли У СВИДЕТЕЛЬСТ(56) Цифровые фильтрыобработки сигналов намикросхемах: Справочнред. Б,Ф,Высоцкого. М1984,Авторское свидетельство СССР1347188,кл, С 06 Р 15/332.(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ(57) Изобретение относится к специализированным средствам вычислитель Изобретение относится к специалиованным средствам вычислительной и может быть использовано в ре, осуществляющей спектрал ботку сигналов с дельта-модреальном масштабе времени. изобретения - расширение об именения за счет вычисления ого преобразования Фурье одного сигнала с линейной модуляцией,г, 1 представлена функциосхема устройства да Фиг, 2 - временнь имости основных сигнал Устройство для вычисфиг, 1) содержит инфор дельта-модулятор 2 для вычисления ДПующим образом, оты устройства ДПФ в, полученного при изации Т , равной1501085 й =гГР,)-С,", т=), и=),й,В следующем периоде дискретизацииТ А значение кода на разрядных выходах счетчика 18 увеличивается на единицу т,1=2) и поэтому в интервалы времени , е 1, Е, г. ) и т,д, укачанного периода дискретизации проис ходит накопление значений сигналов:К; К;, +12(Ь Я 1, )-11 (С, (, =2ш=,М, В результате этого послеМ-го интервала дискретизации Т вМячейках узла 15 накоплено значение 15,сигнала, равное сумме в (6) длятп=1 р М.лх , 1 ) О, соответстнуютттая аппрок сим рующему сигналу дельта-модулятора 2. По переднему фронту сигнала 11, на соответствующих выходах дельта в модулято 2 устанавливаются значения Ь 1 и х , Значение сигналатх) Лпоступает на информационный вход блока 3, т,е, на вход элемента ИСКЛЮЧАИЩЕЕ ИЛИ-НЕ 10, на другой вход которого с выхода узла 9 в циклическом порядке, задаваемом значениями кода на разрядных выходахс) счетчика 1 7 , поступают значения Ь .у) пт=1,М, (Б на фиг, 2) каждый на протяжений времени Т/М, Элемент 1 О зьатолияет операиии перемиокеиия ситяалоз "тут , результат которой поступает на управляющий вход сумматора-вычитателя 11, Сигнал Бт является управляющим для узла 15 памяти: при высоком уровне сигнала Б, производится чтение из узла 15 записанного в нем значения сигнала, а при низ 25 ком уровне сигнала Б, - запись вузел 15, Поэтому с учетом .установки начальных значений в интервале вре. мени1 , С, ) нулевое значение сигнала иэ 1-й ячейки узла 15 подается .на входы сумматора-вычитателя 11, на другие входы которого поступает сигнал с выхода узла 9, В результате этого сумматор-вычитатель 11 выполняет операцию суммирования содержимого 1-й ячейки узла 15 со значе ,нием 2(1",ЯЬ)-11 (С (, ш=1, причем первый интервал дискретизации Тимеет индекс 1.=1, который определяется значением кода на разрядных выходах счетчика 1840 Дешифратор 19 выделяет =М сос. - тояние счетчика Я, поэтому, вследствие отсутствия в данном периоде дискретизации Т в интервале времений 1 сигнала Б с выхода дешифратора 19 узел 14 ключей находится в закрытом состоянии, а мультиплексор 13 передает сигнал с выхода сумматора-вычитателя 11 на информацион ный вход узла 15 и в интервале времени 1 т 1производится запись значения сигнала из сумматора-вычитателя 11 в 1-ю ячейку узла 15Аналогич- . ные операции производятся для интервалов времени 1, 4и т,д в Результате чего в ячейках п)=1,М узла 15 памяти записывается соответствующее значение сигнала В М-м интервале дискретизации Т 4 на выходе дешифратора 19 появляется сигнал Б, , в результате чего открывается узел 14 клк)чей, а мультиплексор 13 переводится в положение, при котором информационные входы узла 15 подключаются к входу 12 задания логического нуля, Поэтому в интервалы времени г., С, , с, 1 и т,д, выходной сигнал узла 15 через сумматор-вычитатель 11 т,с учетом записи в соответствующие ячейки узла 9 нулевого значения сигнала) и через открытый учел 14 ключей поступает на входы сумматора 5. На другие входы последнего в этом интервале дискретизации постуапает значение сигнала х с выходи модулятора 2. В результате этого на выходе 6 формируется последовательность элементов действительной части массива ла (6) йе)Хт-), и=1,р), О) на фиг, 2), В интервалы времениД р Г" йри т.д., т.е. при низком уровне сигнала 13, , узел 15 переводится в режим записи и в ячейки ш=,М записывается нулевое значеНие сигнала, в результате чего устройство приводится в исходное состояние. Аналогично происходит вычисление массива отсчетов мнимой части ДПФ,Выдача массива Ттп Х(-), тп=1,М (Ютпт "1на фиг. 2) на выход 7 производится непосредственно с выходов открытого (в М-м периоде дискретизации) узла 14 ключей одновременно с формированием массива действительной частитпДПтт) КеХ(-) (, что обеспечивает форми-.Юрование значений массива мнимой части согласно (7),Формула изобретения5Устройство для вычисления дискретного преобразования Фурье, содержащее дельта-модулятор, блок управления, первый, второй вычислительные блоки, причем дельта-модулированный выход дельта-модулятора подключен к информационным входам первого и второго вычислительных блоков, первые и вторые адресные входы которых соответственно соединены между собой и подключены соответственно к первому и второму адресным выходам блока управления, первый тактовый выход которого подключен к первым тактовым входам первого и второго вычислительных блоков, второй тактовый выход блока управления подключен к тактовому входу дельта-модулятора, информационный вход которого являет ся информационным входом устройства, . выходом мнимой части результата которого является выход второго вычислительного блока, причем каждый вычислительный блок содержит узел посто- З 0 янной памяти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, мультиплексор и узел памяти, адресный вход которого соединен с первым адресным входом узла постоянной памяти и является первым адресным вхОдом вычислительного блока, вторым адресным входом которого является второй адресный вход узла постоянной памяти, выход знакового разряда которого подключен к первому входу элемента ИСКЛЮЧАЮ 111 ЕЕ ИЛИ, второй вход кото-рого является информационным входом вычислительного блока, первым тактовым входом которого является вход управления записью-считыванием узла памяти, информационный вход которого подключен к выходу мультиплексора, первый информационный вход которого является входом задания константы, при этом блок управления содержит первый и второй счетчики и генератор тактовых импульсов, выход которогоявляется первым тактовым выходом блока управления и подключен к счетномувходу первого счетчика, выход переноса которого подключен к счетному входу второго счетчика и является вторым тактовым выходом блока управления,первым и вторым адресными выходамикоторого являются информационныевыходы соответственно первого и второго счетчиков, о т л и ч а ю щ ее с я тем, что, с целью расширенияобласти применения за счет обработкивходных сигналов с линейной дельтамодуляцией, в него введены сумматор,в каждый вычислительный блок введены сумматор-вычитатель и узел ключей,а в блок управления введен дешифратор,при этом импульсно-кодовый выходдельта-модулятора подключен к первому входу сумматора, второй вход которого подключен к выходу первоговычислительного блока, второй .тактовый вход которого соединен с вторымтактовым входом второго вычислительного блока и подключен к третьемутактовому выходу блока управления,а выход сумматора является выходомреальной части результата устройства,причем в каждом вычислительном блокевыход элемента ИСКЛОЧАЮЦ 1 ЕЕ ИЛИ подключен к управляющему входу сумматора вычитателя,выход которого подключен к второму информационномувходу мультиплексора и информационному входу узла ключей, выход которого является выходом вычислительного блока, вторым тактовым входомкоторого являются соединенные между собой управляющие входы мультиплексора и узла ключей, а выход узла памяти подключен к первому информационному входу сумматора-вычитателя, второй вход которого подключенк выходу узла постоянной памяти, приэтом в блоке управления информационный выход второго счетчика подключен к входу дешифратора, выход кото-рого является третьим тактовым выходом блока управленияон За НТ ССС Гагарина, 1 Ужгород оизво з 4870/46 Тираж б 68 ПодписНИИПИ Государственного комитета по изобретениям и 113035, Москва, Ж, Раушская наб енно-издательский комбинат "Патен крытиямд. 4/5