Устройство для выполнения дискретного преобразования фурье

(50 ИДЕТ К АВТОРСКОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Житомирский Филиал Киевского политехнического института им,50-летия Великой Октябрьской социалистической революции(56) Авторское свидетельство СССР У 1196894, кл, С 06 Р 15/332, 1984,Авторское свидетельство СССР У 1348815, кл, С 06 Р 15/332, 1986. (54) УСТРОЙСТВО ДЛЯ ВЬП 1 ОЛНЕНИЯ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение отчосится к вычислительной технике, предназначено для вычисления дискретного преобразования Фурье и процедуры цифровой Фильтрации и может быть использовано в системах циФровой обработки сигналов Цель изобретения - упрощение устройства, Поставленная цель достигается эа счет того, что в состав устройства входят инФормационный вход1, блок памяти 2, коммутатор 3, элементы НЕ 4.1 (1=1,(И)/2; Н - размер преобразования), регистры 5.1,триггеры 6.1, элементы И 7.)., буФерные регистры 8,)., умножители 9.1регистры 10.1., сумматоры 11.д, регистры 12,1, сумматоры 13.1, регистр 14, накапливающий сумматор 15выход постоянной составляющей 16,блок постоянной памяти 17, сумматор18, инФормационный выход 19, блоксинхронизации 20, вход выбора режима21, выходы 22-27 блока синхронизации, входы 28, 29 блока синхронизации, операционный блок 30, установочный вход 31 сумматора, генератортактовых импульсов 321 ил.(6) (7) р-Ф)= .С ( )1"1 40 где а"(и) - элементы исходного действительного вектораа 1 размерности И;Г ) - элементы выходного вектора коэффициентов Фурьеразмерности И;Ч р в .весовые коэффициенты,ЬИр=.е;ш - номер входной последовательности;И - размерность преобразования, заданная простымчислом,Выражение (1) можно представитьв следующем виде: 50 рР (о)= 2 а (и); во Р В)=а (о)+Г В),(2) ХЗ) 1 1Изобретение относится к вычислительной технике, предназначено для вычисления дискретного преобразования Фурье и процедуры цифровой обработки сигналов.Целью изобретения является упрощение устройства за счет снижения аппаратурных затрат на формирование весовых коэффициентов,На. чертеже изображена структурная схема устройства.Устройство содержит информационный вход 1, блок 2 (оперативной)м тато 3 элементы НЕ Г (1 с)= Е а. (п)Ы" 1 с=1,И, (4) Выражение (4) в матричном видепосле выполнения соответствующихперестановок (3) для И=5 Циклическая структура матрицы весовых коэффициентов в выражении (5) позволяет значительно сократить аппаратурные затраты на их формирование,Для действительных входных данных выражение (1) можно свести к виду (3)КеГ,(1 с)=а (о)+КеГ (1 с) Слагаемые КеР (1 с) ТтпГ (1 с) выражений (6) и (7) можно привести к виду (5) с циклическими матрицами 1 КеЧ 1 и ПпИ 1 соответственно,Очевидно, что разница между вычислением значений КеГ (Е) и ТтпР ф) состоит в том, что при вычислении действительной части на вторые входы умножителей подаются действительные части весовых коэффициентов, а при вычислении мнимой части - мнимые, Порядок следования входных и выходных данных и весовых коэффициентов идентичен, Поэтому в дальнейшем считают Р (1), Г(К) и У" действительными числами.Пример вычисления одной из частей спектра для И=5. Полагают, что информация во все регистры записывается положительным фронтом синхросигнала, На вход 21 подается верхний логический уровень, который разрешает прохождение информации с вхо. да коммутатора 3 на его выход.Входные отсчеты поступают непрерывным потоком на вход 1 устройства с частотой тактового генератора 32, Блок 2 оперативной памяти производит переупорядочивание последавательности входных отсчетов. Регистры 5., триггеры 6.1, регистр 14 и накапливающий сумматор 15 синхронизируются положительным пере 1474673ладом прямого синхросигнала, регистры 8.д и 12.д " положительным фронтом инверсного синхросигнала, таккак их сннхровходы подключены черезэлементы НЕ 4 Синхронизация регистров 10, весовых коэффициентови изменения информации на выходеблока 17 постоянной памяти производится в момент положительного Фронта инверсного синхросигнала, С выхода генератора 32 тактовых импульсов поступает последовательностьпрямоугольных импульсов типа меандр.Рассмотрим работу устройства потактно. Информация в блоках устройства соответствует времени до прихо"да положительного Фронта синхросигнала,Первый такт. На входе 1 - значение а (о). На выходе коммутатора 3 -значение а (1). На регистр 14 синхроимпульс не поступает, Триггеры6,1 и 6,2 - в нулевом состоянии, Навходе триггера 6,2 - нулевой уровень.25На выходе блока 17 до прихода положительного перепада инверсного синхросигнала - значение Ю", а после не"го - Я. Значение М этим же фронтом заносится в регистр 10,1,Второй такт, На входе 1 - значение а"(1). На выходе коммутатора3 - значение а(2), На регистр 14синхроимпульс не поступает, В регистре 5,1 - значение а(1), На выходе триггера 6,2 - значение единичного уровня, Триггеры 6,1 и 6,2 - внулевом состоянии. В накапливающемсумматоре 15 значение а (1) В середине такта происходит изменение информации на выходе блока 17 с 4 наИ,. В регистрах 10,1 н 10,2 - соответственно М и У".Третий такт. На входе 1 устройства - значение а" (2), На выходекоммутатора 3 - значение а (4). Нарегистр 14 синхраимпульс не поступает. В регистре 5.1 - значениеа"(2), В регистре 5,2 - значениеа(1). На входе триггера 6,2 - нулевое значение, Триггер 6,2 - в единичном состоянии, а триггер 6,1. -в нулевом, В накапливающем сумматоре 15 - значение а (1)+а(2). Вэтом такте синхроимпульс на регистры 10.1 и 10,2 не подаЪтся и их содержимое не изменяется. Значение навыходе блока 17 также не изменяется,В середине данного такта через элемент И 7.2 синхросигнал поступает на тактовые входы регистров 8,4 и 8.3. В них заносятся значения а"(1) и а (2) соответственно, На вторые входы умножителей 9.4 и 9.3 поступают значения Уи И соответственно, На их выходах появляются результаты а(1)М " и а (2)И соответственно, Результат на выходе сумматора 11.2 ,равен а (1) "+а "(2)И. На входе регистра 12.2 устанавливается значение а (1)И+а"(2)И .Четвертый такт. На входе 1 устройства - значение а (3), На выходе коммутатора 3 - значение а (3). На регистр 14 синхроимпульс не поступает. В регистрах 5,1 и 5,2 - соответственно аф(4) и а(2), На входе триггера 6,2 - нулевое значение, Триггер 6,2 - в нулевом состоянии, а триггер 6,1 - в единичном, В накапливающем сумматоре 15 - значение а"(1)+а"(2)+а (4). В середине такта происходят изменение информации на выходе блока 17 постоянной памяти и сдвиг информации в регистрах 10,1 и 10,2 - соответственно Уи3ЕУ М . В середине данного такта через элемент И 7,1 синхросигнал поступает на тактовые входы регистров 8,2 и 8,1, В них заносятся значения а (4) и а (3) соответственно, Регистры 8.3 и 8.4 сохраняют свою информацию, На вторые входы умножителей 9,4, 9,3, 9,2 и 9,1 поступают значения весовых коэффициентов 1, М И и У соответственно, На их выхо 3дах появляются результаты а (1)У а (2)У ; а (4)У 1 а (3)И соответственно, Результат на выходе сумматора11,2 равен а(1)И +а (2)У . .На выходе сумматора 11.1 результат равен а(3)М +а (4)И . В регистре 12.2 записана информация а"(1)И+а (2)И, а на его выходе появляется аф(1)И + +а"(2)Ю. На входе регистра 2,1 а (1)И +а"(2)У +а (3)11+а".(4)Ъ 7 = =Р (1)..Пятый такт, На входе 1 устройства - значение а"(4), На выходе коммутатора 3 - значение а(0), 2 середине такта производится запись значения а (О) в регистр 14, В регистрах 5.1 и 5.2 - значения а (3) и а (4) соответственно. На входе триггера 6,2 - нулевое значение, В триггерах 6.1 и 6.2 - также нулевое+а (3). В середине такта происходитизменение информации на выходе блока17 постоянной памяти сна И . В1 5регистрах 10.1 и 10,2 - соответст 4.венно Ж и И , Информация в регистрах 8.1-8.4 не изменяетсяВо второй половине данного такта и в.первой половине следующего на вторыевходы умножителей 9,4, 9.3, 9.2 и9,1 поступают значения И 4, И Яи М " соответственно, На выходах умножителей 9,4, 9.3, 9,2, 9.1 - со - 1 Бответственно а(1)1; а (2)Ча"(4)И ; а"(3)И . На выходе сумматора 11,2 - значение а (1)Ф+а"(2)МНа выходе сумматора 11.1 - значение а (4)И+а 1(3) . В регистр 12,2 20записано значение а "(,1)Ы +а"(2)ЯВ регистр 12,1 записано значениеР (1),которое через выходной сумматор 18 поступает на выход 19 устройства, Сумматор 18 выполняет операцию 25А=а (О)+Р (1) согласно выражению(6) при расчете. устройством действительной части спектра или операцию А=Р (1) при расчете мнимой части спектра ЗОШестой такт. На входе 1 устройства - значение а (О), На выходекоммутатора 3 - значение а"(1). Нарегистр 14 синхроимпульс не поступает. В регистрах 5.1 и 5,2 - соответственно а (О) и а(3), На входе+а (4)+а (3)+а (О), которое поступает на выход 16 постоянной составляющей. Работа устройства аналогичнапервому такту, В середине такта происходит изменение информации на выхо Бде блока 17 постоянной памяти с 111на У . В регистрах 10,1 и 10,2 - со 1 ьответственно М и И , Информация врегистрах 8,1-8,4 не изменяется. Вовторой половине данного такта и впервой половине следующего на вторыевходы умножителей 9,4, 9.3, 9,2 и9.1 поступают значения 1, Ы ,И и 11 соответственно, При этомна выходах умножителей соответственно а"(1)Ч ; а"(2)Ч; а (4)М ;а (3)Ч , На выходе сумматора 11,2 -значение а (1)Из+а(2)Я . На выходесумматора 11, - значение а (1)Ч 4+ 73 6+а"(2) Из+а"(4) Ч +а "(3) М =Р (4), Врегистр 12.2 - записано значениеа (1)М +а (2)11, В регистр 12.1 записано значение Р (2), которое поступает на выход 19 устройства аналогично предыдущему такту.Седьмой такт, Аналогичен второмутакту, На входе триггера 6.2 появляется единичный уровень, Триггеры 6,1и 6.2 - в нулевом состоянии, С выхода 19 устройства снимается значениеР (4),Восьмой такт, Аналогичен третьему такту. С выхода 19 снимается значение Р (3).Девятый такт. Аналогичен четвертому такту. В этом такте снятия информации с выхода 19 не происходит,Десятый такт. Аналогичен пятому.С выхода 19 снимается значениеР (1)Дальнейшая работа устройствапродолжается по описанному алгоритму,При реализации процедуры цифровойфильтрации устройство вычисляет выходные отсчеты фильтра в соответствии с выражениемк Х(1 с)=,Е а(1 с-п)Ь(п), (8)где Ь(п). - коэффициенты импульснойхарактеристики;а(п) - отсчеты входного сигнала,При работе в режиме цифровой Фильтрации на вход 21 поступает низкий уровень сигнала, который обеспечивает установку всех триггеров 6,1 в единичное состояние. Этим обеспечивается запись информации в регистры 8, в каждом такте, Связи между регистрами 1 О,д и входами умножителей 9. разрываются, На входы умно-. жителей поступают значения коэффициентов Ь(п). На вход 31 выходного сумматора 18 подается сигнал, разрешающий передачу информации с выхода регистра 12.1 на выход 19, с которого в каждом такте снимается отфильтрованное значение Х(И .Формула изобретенияУстройство для выполнения дискретного преобразования Фурье, содержащее генератор тактовых импульсов, блок синхронизации и (Ю)/2 операционных блоков (М - размер преобра 147 ц 673вованиа) прикем первый выкал к-го1, 1 М)/2-1) операпионного блока.подключен к первому информационномувходу (2-+1)-го операционного блока5второй информационный вход и первыйтактовый вход 1-го операционногоблока подключены соответственно квторому и третьему выходам (1+1)-гооперационного блока, выход генератора тактовых импульсов подключен ктактовому входу блока синхронизациии вторым тактовым входам всех операционных блоков, при этом 1-йЦ=1 р(1)1-1)/2-11 операционный блок содер жит первый и второй регистры, первыйи второй сумматоры, первый и второйумножители, первый и второй буферныерегистры, элемент НЕ, элемент И итриггер, выход которого подключен к 20первому входу элемента И, выход которого подключен к тактовым входампервого и второго буферных регистров, выходы которых подключены к первым входам соответственно первого и 25второго умножителей, выходы которыхподключены соответственно к первомуи второму входам первого сумматора,выход которого подключен к первомувходу второго сумматора, выход которого подключен к информационномувходу первого регистра, выход элемента НЕ подключен к второму входу элемента И и тактовому входу первогорегистра, информационные входы второ- З 5го регистра и первого буферного регистра соединены между собой и являются первым информационным входом операционного блока, вторым информационным входом которого является второй 40вход второго сумматора, выход второго регистра подключен к информационному входу второго буферного регистра и.является первым выходом операционного блока, вторым выходом которого является выход первого регистра,первым тактовым входом операционного блока является первый установочный вход триггера, второй установочный вход которого соединен с тактовым входом второго регистра, входом. элемента НЕ и является вторымтактовым входом операционного блока, о т л и ч а ю щ е е с я тем, что,с целью упрощения устройства, оносодержит блок памяти, блок постоянной памяти, накапливающий сумматор,сумматор, регистр и коммутатор ав 1-и операционный блок введен третий регистр, при этом выход блокапамяти подключен к первому информационному входу коммутатора, информационным входам накапливающего сумматора и регистра, выход которогоподключен к первому входу сумматора,выход которого является информационным выходом устройства, информационным входом которого являютсясоединенные между собой информационный вход блока памяти и второй информационный вход коммутатора, выходкоторого подключен к первому информационному входу первого. операционногоблока, второй выход которого подключен к второму входу сумматора, третий выход 1-го операционного блокаподключен к третьему информационномувходу (+1)-го операционного блока,первый выход блока синхронизации подключен к третьим тактовым входамвсех операционных блоков, второй выход блока синхронизации подключен кустановочному входу накапливающегосумматора, выход которого являетсявыходом постоянной составляющей устройства, входом выбора режима которого являются соединенные между собой управляющий вход коммутатора ивход выбора режима блока синхронизации, третий, четвертый и пятый выходы которого подключены соответственно к тактовому входу регистра, адресному входу блока памяти и адресномувходу блока постоянной памяти, выход которого подключен к третьему информационному входу первого операционного блока, шестой выход блока синхронизации подключен к первому тактовому входу (Н/2)-го операционного блока, выход генератора тактовыхимпульсов подключен к тактовому входу накапливающего сумматора, причемв 1-и операционном блоке выход третьего регистра подключен к второмувходу второго умножителя и являетсятретьим выходом операционного блока,третьим информационным входом которого являются соединенные между собой второй вход первого умножителяи информационный вход третьего регистра, тактовый вход которого является третьим тактовым входом операционного блока,