Конвейерный цифровой умножитель

(57) Изобретениетельной технике зовано при постр ЦИФРОВОЙ УМНОЖИТЕЛЬ относится к вычисли может быть испольении высокопроизвоит ммутатор 2, сумторой регистрроме того, вш) вычислиелочка из (Клоков служит длямножителя. Втослужит для демножителей,оды согласно моитму Бута. Треслужит для храведений. С ножителя в проце декодированиумножения,ступающих на его в фицированному алго й регистр 5 блоков ния частичных прои На чертеже нальная схема умножителя. Умножитель ных блоков Б, ти не убре- стичиислител содержит пт в Б .Бния ужат дляей, разрии с мода равна стры 6 сли множит ность которыхицированным ал и и - коли соответс ство разрядов мно горитмом СУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМИ ГКНТ СССР ОПИСАНИЕ(21) 4274174/24-24 (22) 01.07.87 (46) 07.03,89. Бюл (71) Ленинградский институт им. В.И.У (72) А.И.Водяхо, В и С.И.Запорожан (53) 681.325(088,8 (56) Коугли П.М. А ерных ЭВМ: Перев. и связь, 1985, с.Авторское свиде Хф 1206800, кл. С 0 Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных вычислительных систем, таких как суперкомпьютеры, цифровые фильтры, процессоры быстрого преобра зованиМ Фурье.Цель изобретения - расширение функциональных возможностей за счет представлена функциоконвейерного цифровог 4 С 06 Р 15/332, 7/52 дительных вычислительных систем, таких как суперкомпьютеры, цифровые фильтры, процессоры быстрого преобразования ФурьеЦель изобретения расширение функциональных возможностей за счет декодирования множителя в процессе умножения, Устройство содержит три регистра, коммутатор и сумматор-вычитатель, Новым в устрой-стве является введение в каждый К-й вычислительный блок цепочки иэ. Ксубрегистров, работающей по принципу РРО, благодаря чему обеспечивается временной сдвиг множителя для поддержки конвейерного режима работы уст;. ройства, а также декодирование час- а тичных множителей в процессе его функционирования. 1 ил. теля), каждый из кото первый регистр 1, коматор-вычитатель 3, ви третий регистр 5. Ккаждый К-й (К = 2,тельный блок входит цсубрегистров бПервый регистр 1 бхранения и передачирой регистр 4 блоковкодирования частичных41704ма частичных произведений для опер 7 Гндов А, и В и формируется инструкя .5В третьем такте операнд А заме-.щает операнц А , которья, в свою очередь, выталкивает А, В регистрах 5блоков Б и Б запоминаются суммычастичных произведений, полученныео 1 О во втором тактовом периоде, при этомна выход умножителя поступает произведение операндов А, и В, Кроме того, инструкции Г и Р загружаются2в регистры 4 блоков Б и Б соответ 15 ственно, а субрегистр б фиксируетчастичный множитель Ь.5В четвертом такте операнд А, очередная сумма частичных произведений1и инструкция Х заносятся в соответ 42 О ствующие узлы первого блока. ОперандА, полученная сумма частичных произведений, частичный множитель Ь и инструкция Р запоминаются в соответ 3ствующих узлах блока Б при.этом на 25 выходе конвейерного умножителя появляется произведение операндов А и.ВТаким образом, умножитель выдаетпроизведение двух операццов в каждомтактовом периоде.ЗОФормула изобретения Э 146Конвейерный умножитель работает следующим образом.Пусть необходимо перемножитель операнды А А фф А и В,фф Вразрядностью, равной 4. Следовательно умножитель содержит два вычислительных блока, Каждый умножитель условно разбиваем на два частичных множителя Ь и Ьз (3 = 1,г), причем младшая пара битов Ь, посту пает на регистр 4 блока Бз, а старшая пара битов Ь подается на вход3субрегистра б блока Б, В общ 6 м случае цепочки субрегистров 6 работают по принципу Р 1 РО "первый вошел - первый вьпдел", благодаря чему в К-м вычислительном блоке организуется очередь частичных множителей с дисциплиной Р 1 РО. Множимое поступает на вход регистра 1 первого блока, Умножитель управляется синхронно от тактового генератора конвейерной системы.В регистрах 4 блоков Б, и Б фик 2 СируютсЯ инструкЦии Ез и Г, определяющие функционирование сумматоравычитателя 3 и коммутатора 2 блоковБ и Б соответственно. При этом вформировании инструкции Г участвуетодин бит частичного множителя Ь, который поступает на вход регистра 4блока Б с выхода регистра 4 блокаБ в котором он фиксируется вместес инструкцией КВ первом такте работы конвейераумножения в регистры 1 и 4 блока Бзагружаются операнд А и инструкциясоответствующая частичному множителю Ь а в субрегистр 6 блока Бзаносится частичный множитель Ь .Таким образом, вычисление первой суммы частичных произведений, соответствующей умножению А, на В, в первом блоке и декодирование Ь во втором блоке происходит параллельно.Во втором такте инструкция Хоперанд А и первая сумма частичныхпроизведений заносятся соответственно в регистр 4 и регистры 1 и 5 блока Б 1, Операнд А пересылается в регистр множимого второго блока, в субрегистр б которого записываетсячастичный множитель Ь а в регист Фре 4 фиксируется инструкция Г. Сле"довательно, в первом блоке вычисляется первая сумма частичных произведений для операндов А и В , а вовтором блоке вычисляется вторая сумКонрейерный цифровой умножитель,содержащий ш вычислительных блоков и(ш = в , где п - разрядность множиЗ 5 2теля), каждый из которых содержит трирегистра, сумматор-вычитатель и коммутатор, причем вход множимого умножителя соединен с информационным вхо дом первого регистра первого вычислительного блока, вход синхронизацийумножителя соединен с входами синхронизации первого и второго регистроввсех вычислительных блоков, а в кажо 45 дом 1-м вычислительном блоке (х- 1,, ш) выход первого регистрасоединен с первым информационным вхо"дом коммутатора, выход кэторого соединен с первым информационным входом 5 О сумматора-вычитателя, вькод которогосоединен с информационным входом второго регистра, первый и второй выходы третьего регистра соединены соответственно с управлянщими входами 55 коммутатора и сумматора-зычитателя,выходы первого и второго регистров1-го вычислительного блока Ц = 1,ш) соединены соответственно с информационным входом первого регистраПодписное по изобретениям и от-35, Раушская наб., 2652 Тираж 66осударственного комите113035, Москва ЗакаВНИИПЙ 1 тиям при ГКНТ СССР4/5 дственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 5 146410 6 и вторым информационным входом сум- (К = 2.тп) соединены с входом матора-вычитателя Я+1)-го вычисли- множителя умножителя, вход спнхронительного блока, выход второго регист- зации которого соединен с входами ра в-го вычислительного блока соеди- синхронизации третьего регистра и5нен с выходом результата умножителя, каждого субрегистра, третий выход о т л и ч а ю щ и й с я тем, что, с третьего регистра 1-го вычислитель-. целью расширения функциональных воз- ного блока соединен с первым инфор: можностей за счет :декодирования мно- мационным входом третьего регистра жителя в процессе умножения, в каж (3+1)-го вычислительного блока, а в дый -й вычислительный блок введено каждом вычислительном блоке выход (х) субрегистров, причем первый 1-го субрегистра (1 = 1, , ш) информационный вход третьего регистра соединен с информационным входом первого вычислительного блока и ин- (1+1)-го субрегистра, выход (х)- гоформационный вход первого субрегистра 15 субрегистра соединен с вторым инфоркаждого К-го вычислительного блока мационным входом третьего регистра.