Модуль матричного коммутатора

союз соВетскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 436 А 2 9 7/00, 15/16 5 6 ЗОБ ОПИС ВИДЕТ У К ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(56) Авторское свидетельство СССРК 1575167, кл, О 06 Р 7/00, 1990.(54) МОДУЛЬ МАТРИЧНОГО КОММУТА 1Изобретение относится к вычислительной технике и может найти применение при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах.Известен модуль матричного коммутатора, содержащий блоки организации очереди сообщений, мультиплексор, регистр идентификатора модуля, демультиплексор, регистр, триггер, два дешифратора, блок синхронизации, блок анализа очереди сообщений, два элемента сравнения, элемент И.Недостатком основного изобретения является ограниченная область его применения, обусловленная следующим. Передача сообщений осуществляется по двум конвейерам - по горизонтали и вертикали, Этим достигается полная связность в системе, коммутационная сеть которой основана на базе сети однотипных модулей, Однако, например, при отказе одного из модулей нарушается обмен сообщениями как в вертикальном, так и горизонтальном конвейе(57) Изобретение относится к вычислительной технике и может быть применено при постооении соедств коммутации мультипроцессорных систем. Целью изобретения является расширение функциональных возможностей за счет изменения направления передачи на противоположное, В модуль введены четыре входные демультиплексоры, четыре блока элементов ИЛИ и триггеры управления. 5 ил, 1 табл,ре, что приводит к ограничению обменных взаимодействий, Кроме того, в вычислительных системах возникает необходимость адаптивной настройки средств передачи сообщений. В известном устройстве такая возможность отсутствует.Целью изобретения является расширение функциональных воэможностей за счет возможности изменения направления передачи на противоположное. Поставленная цель достигается тем, что модуль матричного коммутатора, содержащий с первого по пятый блоки организации очереди сообщений, мультиплексор, блок анализа очереди сообщений, блок синхронизации, две схемы сравнения, демультиплексор, триггер запуска, два дешифратсра, регистр идентификатора модуля, регистр, элемент И, причем первый выход блока синхронизации соединен с управляющим входом регистра идентификатора модуля и синхронизирующим входом регистра, выход первого поля которого соединен с информационным входом демультиплексора, первый выход которого соединен с первым выходом модуля, первые выход первого - пя3того блоков организации очереди сообщ ний с соответствующими информационн ми входами мультиплексора, прямой выхо триггера запуска соединен с управляющи входом блока синхронизации, второй выхо которого соединен с тактовыми входам первого - пятого блоков органиэации очер ди сообщений, выход элемента И соедине с Й-входом триггера запуска; третий выхо блока синхронизации соединен с информ -ционнь 1 м входом демультиплексора и пр мым входом элемента И, выходы перво дешифратора соединены с соответству щими управляющими входами первого - п тото блоков организации очеред сообщений, выходы первой и второй схе сравнения соединены с входами второгод шифратора, выход которого соединен с у равляющим входом демультиплексор первый выход регистра идентификатора м дуля соединен с первым входом первой сх мы сравнения; второй вход котор соедйнен с выходом второго поля регист и информационным входом демультипле сора, второй выход регистра идентификат ра модуля соединен с первым входо :второй схемы сравнения, второй вход кот ройсоединен с выходом демутильтиплекс ра; вторые выходы первого - пятого блок органиэации очереди сообщений соедин ны с входом блока анализа очереди сообщ ний, выход которого соединен управляющим входом мультиплексора, входом первого дешифратора, выхо мультиплексора соединен с информацио ным входом регистра, управляющий вых блока анализа очереди сообщений соед нен с Я-входом триггера запуска и инве ным входом элемента И, дополнитель содержит с первого по четвертый входн демультиплексоры, с первого по четверт блоки элементов ИЛИ, триггер управлен вход установки в начальное состояние ко рого соединен-с управляющим входом мо ля, прямой выход триггера управлен соединен с управляющими входами пер го-четвертого входных демультиплексор первые выходы которых соединены с и формационными входами соответствен второго-пятого блоков организации оче ди сообщений, вторые выходы первого-ч вертого .входных демультиплексор соединены с первыми входами блоков с 1 4 элементов ИЛИ, выходыкоторых соеди ны с выходами обмена модуля, входы об на которого-соединены информационными входами входных "мультиплексоров, вторые входы первогчетвертого блоков элементов И 1793436 е- соединены соответственно с вторым - пятым ы- выходами демультиплексора.д Сущность изобретения состоит в следум ющем, В системе распределенной обработд 5 ки матричного типа коммутации сообщений и осуществляется матричным коммутатором, е- состоящим из однотипных модулей (М). Кэжн дому модулю присваивается номер, идентид фикатор, определяющий его а местоположение в матрице однотипных моя- дулей; Коммутация сообщений в матрице го модулей осуществляется по горизонтали (по ю- строкам) и вертикали (столбце). При этом я- вертикальный и горизонтальный обмен в и 15 матрице модулей реализуется в виде двух м . однонаправленных колец: сверху-вниз; е- снизу-вверх; справа - налево и слева-наи- право, Каждый модуль коммутации может а, изменить направление передачи сообщео ния на противоположное направление и тем е- самым расширить функциональные возможой ности модуля, а следовательно, и область ра целесообразного его применения.к- Определение принадлежности сообщео ния происходит путем анализа поступивм шей информации на основе сравнения кода о- идентификатора модуля и адресной части о- передаваемого сообщения, При несовпадеов нии этих кодов сообщение передается слее дующему модулю.е- Введение первого - четвертого демульс типлексоров и обусловленных ими связей и необходимо для коммутации поступающих д, сообщений либо к данному модулю, либо н транзитом к соседним модулям коммутаод ции,и- Введение триггера управления и обусрс- ловленных им связей необходимо для иден- но тификации и управления. передачей ые 40 транзитом поступающих сообщений.ый Введение первого-четвертого блоков ия, элементов ИЛИ и обусловленных ими свято- зей необходимо для сборки сообщений от ду- собственного модуля либо от модулей, переия 45 дающих сообщения транзитом,во- На фиг. 1 представлена функциональов, ная схема модуля матричного коммутатооа; н-. на фиг. 2 - функциональная схема 1-го( =1,5) но блока организации очереди сообщений(БО- ре ОС); на фиг, 3 - функциональная схема блока ет- анализа очереди сообщений(БАОС); на фиг. ов 4 и 5 - структурные схемы образования матпо ричных коммутаторов на основе отдельных не- модулей.ме Модуль матричного коммутатора(фиг. 1)с содержит первый - пятый блоки организаде- ции очереди сообщений (БООС) 1,1-1.5. рео- гистр 2 идентификатора модуля, блок Д И анализа очереди сообщений (БАОС) 3, мультиплексор 4, блок из четырех входных демультиплексоров 5.1-5.4, демультиплексор6, блок синхронизации 7, первый 8 и второй9 дешифраторы, регистр 10, первый 11 ивторой 12 элементы сравнения, триггер запуска 13, триггер управления 14, первыйчетвертый блоки элементов ИЛИ 15.1 - 1.5.4,элемент И 16, информационный вход 17,информационные входы обмена 18.1-18.4,управляющий вход 19 модуля, информационный выход 20, информационные выходыобмена.21.1 - 21.4 1-й ( = 1,5) блок организации очереди сообщений (БООС) (фиг. 2) содержит с первого по Крегистры 22.1-22. К,где К - глубина очереди сообщений, группуиз (К) блока элементов ИЛИ 23.1 - 23.К,первую группу из элементов И 241-24.К,вторую группуиз К элементов И 25,1-25.К,группу из К элементов ИЛИ 26,1-26,К, демультиплексор 27, первый элемент И 28,второй элемент И 29, элемент НЕ 30, элемент ИЛИ 31, элемент задержки 32, регистр33 глубины очереди,Блок анализа очереди сообщений (фиг,3) содержит с первого по десятый элементысравнения 34.1-34.10, элемент ИЛИ 35,узел 36 постоянной памяти.Назначение основных элементов и узлов модуля состоит в следующем.Блоки 1.1-1.5 организации очереди сообщений предназначены для организацииочередей сообщений, поступающих от четырех аналогичных устройств и собственногоустройства, например процессорного модуля (злемента) (ПЭ) в мультипроцессорнойсистеме матричного типа.Регистр 2 идентификатора модуля предназначен для хранения кода, определяющего местоположение модуля в матрицемодулей коммутатора,Блок 3 анализа очереди сообщенийпредназначен для анализа загруженностиблоков 1.1 - 1.5 организации очереди сообщений и организации их опроса в зависимости от длины очереди поступившихсообщений,1-й входной демультиплексор 5 Л предназначен для коммутации входного сообщения на модуль либо транзитом впротивоположное направление обмена(фиг. 4),Выходной демультиплексор 6 предназначен для коммутации сообщения в зависимости от его принадлежности в одно из пятинаправлений к соседним модулям и собственному процессорному элементу (или иному операционному устройству),Модуль работает следующим образом,Матричный коммутатор состоит из множества однотипных программируемых модулей, осуществляющих передачу сообщений в четырех направлениях: влево,вправо, вверх, вниз.Такая организация обмена сообщениями позволяет организовать двойное кольцо5 как в строке, так и в столбце матричногокоммутатора, Это расширяет область обменных взаимодействий, а следовательно,уменьшает время коммутации сообщений ввычислительном процессе.10 Пусть необходимо осуществить коммутацию сообщения от модуля с номером (31)к модулю с номером (13). В этом случае сообщение поступает на вход 17 (фиг. 1) модуля и заносится в блок 1.1 органиэации15 очереди сообщений.Так как регистры 22.1 - 22.К блока 1.1(фиг. 2) находились в нулевом состоянии, тона выходах элементов И 24.1 - 24.К присутствуют сигналы логических "1", Эти сигналы20 поступают на управляющий вход демультиплексора 27 и определяют запись сообщения в регистр 22,1 через блок элементовИЛИ 23,1.Состояние регистра 22.1 отлично от ну 25 левого и на выходах элементов И 24 1-24.Кбудет код 110, который заносится в регистр 33 глубины очереди. На выходе элемента НЕ 30 появляется сигнал логической"1", идентифицирующий наличие информа 30. ции в блоке 1.1. Этот сигнал одновременнос кодом длины очереди с выхода регистра 33поступает с выхода блока 1,1 на вход блокаанализа очередй сообщений (фиг, 1, 3). Навыходе элемента ИЛИ 35 (фиг, 3) формиру 35 ется сигнал логической "1", устанавливаю. щий триггер 13 запуска в единичноесостояние,Так как очереди сообщений в блоках1.2 - 1.5 пусты, то на выходе элементов срав 40 нения 34,1 - 34.5, формируется сигнал "больше", этот сигнал поступает на вход узла 36постоянной памяти и образует на его выходе код опроса блока 1.1, Этот код поступает .45 на управляющий вход мультиплексора 4 ипо первому тактовому импульсу с. выходаблока 7 синхронизации информация с регистра 22.1 блока 1.1 через мультиплексор 4будет записана в регистр 10.50 Передаваемое сообщение состоит издвух частей - адресной и операционной,Адресная часть определяет местоположение модуля-получателя информации по горизонтали (в строке) и вертикали (в столбце).55 Поэтому при несовпадении адресов по горизонтали и вертикали с кодом - идентификатором модуля, считываемым из регистра 2.на элементах сравнения 11 и 12. дешифратором 9 определяется направление дальнейшего продвижения сообщения черездемультиплексор и соответствующий блок1793436 20 25 30 40 элементов ИЛИ 15. ( = 1,4) на выход модуля к другим аналогичным модулям матричного коммутатора,Очередной тактовый импульс с выхода блока 7 синхронизации поступает на вход синхронизации блока 1.1, Этот сигнал через злелент И 28 и элементы ИЛИ 26.1 - 26,К поступает на оходы записи (чтение регистров 22,1 - 22.К, в результате чего происходит сдвиг информации). Так как регистр 22.2 10 был в нулевом состоянии, то в регистр 22,1 будет записана нулевая информация. На выходе элемента НЕ 30 будет сигнал логического "0". Если очередь сообщений в блоках 1.2-1.5 пуста, то на выходе элемента ИЛИ 35 (фиг, 3) будет сигнал логического "0", Этот сигнал поступает на инверсный вход элемента И 16 и разрешает тем самым по очередному тактовому импульсу с выхода блока 7 синхронизации обнуление триггера 13 запуска,Выбор направления передачи информациив матричном коммутаторе происходит следующим образом. Адресная часть сообщения сравнивается с адресом (идентификатором) модуля по:номерам строки и столбца и определяется одно из пяти возможных направлений передачи по следующему правилу,Пусть А и 8 - коды адресов модуля соответственно по горизонтали и вертикали в матричном коммутаторе, а С и О - коды адресов приемника информации. Процедура выбора направления передачи информэции определяется таблицей Процедура выбора направления продвикения информации реализуется дешифратором 9,Процедура опроса блоков 1.1-1,5 организэции очереди сообщений основана нэ Ф о р мул а изобретения Модуль матричного коммутатора по авт. со. В 1575167, о т л и ч а ю щ и й с я тем, что, с цельюрасширения функциональных возможностей за счет возможности изменения направления передачи сообщений на противоположное, модуль дополнительно содержит с первого по четвертый входные демультиплексоры, с первого по четвертый блоки элементов ИЛИ и триггер управления, причем установочный вход триггера управления является входом установки модуля, а вход сброса триггера является входом установки в начальное состояние, прямой выход триггера управления соединен с управляюприоритетном обслуживании блоков, имеющих максимальную глубину очереди сообщений, При равенстве очередей осуществляется последовательный их опрос, начиная с блока 1.1, что реализуется блоком 3 анализа очереди сообщений.Сравнение кодов длин (глубины) очередной осуществляется элементами сравнения 34,1-34.10 и в зависимости от их соотношения с выходов узла 36 постоянной памяти выдается код опроса блока 1.1 - 1.5. Узел 36 постоянной памяти реализуется в виде программируемой логической матрицы (ПЛМ).При необходимости реализации двойных конвейеров матричным коммутатором (фиг. 5) и выдаче транзитом, минуя модуль сообщения, в противоположном направлении на управляющий вход 19 модуля матричного коммутатора (фиг. 1) подается сигнал логической "1".Этот сигнал поступает на 5-вход триггера 14 управления и устанавливает его в единичное состояние, На прямом выходе трйггера 14 будет сигнал логической "1", поступающий на управляющие входы первого-четвертого входных демультиплексороо 5.15,4. Единичный сигнал на управляющем входе -го ( = 1,4) входного демультиплексора 5обусловливает поступление сообще.ния с соответствующего входа 18, на второй выход входного демультиплексора 5и через соответствующий блок элементов ИЛИ 15. поступает на противоположный выход 21,1 модуля к соседнему модулю откуда поступило сообщение. Далее модуль функционирует аналогично описанному. щими входами первого - четвертого входных демультиплексоров, первая группа выходов которых соединена соответственно с информационными входами второго - пятого блоков организации очереди сообщений, вторая группа выходов первого - четвертого входных демультиплексоров соединена соответственно с первыми входами первого - четвертого блоков элементов ИЛИ, выходы которых образуют второй информационный выход модуля, вторые входы первого-четвертого блоков элементов ИЛИ соединены соответственно с выходами выходного демультиплексора,1793436 тор С. Кулакова 101 Составитель Г. СмирноваТехред 1 Л,Уоргентал Корректор С, Лисин аз 505 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям 113035, Москва, Ж, Раушская наб., 4/5 1 роизводственно-издательский комбинат Патент", г. Ужгород. ул.Гага ЙЯки)