Многопроцессорная вычислительная система

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 792540 А ГОСУДАРСТВЕ ННОЕ ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) 6 5 606 АТЕНТНО ЗОБРНИр, ,.чщлЛИФ е-";лФ ы 5 ЙЮчфВфФВурещл,щл шала щдд-:н ГУ 03)Элмер В,Кэрр ,Мартлэнди Вит Питерс и Рича 906,981,.1, Патент США М 3993кл, 6 06 Г 15/16, 1976. Изобретение относится к вычислительно технике, в частности к системам обработки данных.Цель изобретения - повышение надежности системы,На фиг.1-3 представлена схема вычислительной системы,Многопроцессорная вычислительнаясистема содержит М подсистем 1, устройства 2 шинногоинтерфейса. запоминающиеустройства 3,:".контроллеры 4 внешних устройств, внешние устройства 5, системноеустройство управления 6, адаптер 7 консолй, устройство 8 регистрации, устройствоввода-вывода 9, устроиство 10 управлениятейпературой и электропитанием, модемы11, подсистему 12 удаленного ввода-вывода, общую системную шину 13. Каждая подсИстема 1 содержит центральныепроцессоры 14 и 15 и устройство памяти 2(54) МНОГОПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА(57) Изобретение относится к вычислительной технике, в частности к системам обработки данных. Цель изобретения - повышение надежности, Поставленная цель достигается тем, что многопроцессорная вычислительная система содержит подсистемы, устройства шинного интерфейса, запоминающие устрой-, ства, контроллеры внешних устройств, внешние устройства, системное устройство управления, адаптер консоли, устройство регистрации, устройство ввода-вывода, устройство управления температурой и электропитанием, модемы, подсистему удаленного ввода-вывода, 1 3 п.ф-лы, 3 ил,(кэш-памяти) 16, Каждое устройство 2 шинного интерфейса содержит входной регистр 17 управления, выходной регистр 18 управления, входной регистр 19 данных, выходной регистр 20 данных, с первого по четвертый шинные. формирователи 21 - 24, с первого по третий гриемники 25-27, выходной счетчик 28 адреса, входной адресный регистр 29, управляющую магистраль 30 общей системной шины, адресную магистраль 31 общей системной шины, информационную магистраль 32 общей системной шины,Системное устройство управления содержит декодер адреса 33, процессорный узел 34, первый и второй блоки 35 и 36 управления периферийными устройствами, блок 37 формирования результатов прохождения тестов, блок 38 передачи, первый и второй приемопередатчики 39 и 40, регистр 41 режимов; первый и второй мультиплексо 1792540 2020 системной шине 13 подтверждающим сигналом ВЗАСКЯ, не подтверждающим сигналомВЯКАКВ или проигнорирует эту команду, ес ный узел 34 по общей линии прерываний, 30 мера канала устройства 6. Вторая половина шинного цикла допускается устройством 6, если нет признаков ошибок и подтверждающий ответ ВЯАСКВ послан на системную шину 13 устройством 6 для ведущего устройства,Если допущена вторая половина шинного цикла, то сигналы от регистра режимов управляют увеличением и уменьшением содержимого счетчика 28 в зависимости от количества слов, подлежащих пересылке, которое указывает управляющий сигнал ВЯОВО/О,Устройство 6 акцептирует непредусмотренную команду, если номером канала является шестнадцатиричное число ОЕ, нет ошибок паритетности, нет второй половины шинного цикла (ложный ВЯЯНВС), шинные , адресные сигналы содержат функциональный код и канальный номер(ВЗМВЕЕ ложен) и функциональный код является действенным для устройства 6, Устройство 6 ответит по ли неправильная паритетность или присутствует запрещенный функциональный код.Блоки.35 и 36 управления периферийными устройствами прерывают процессорУзел 34 отвечает на прерывание посылкой сигналов М 1 и ЮВО, а также сигналов А 14 и А 15. Прерывающий блок 35 или 36 отвечает посылкой статуса по шине данных узла 34,Затем узел 34 переходит к подпрограмме в зависимости от статуса для обработки задания, Типичными функциями, исполняемыми по подпрограммам при ответе на статусные сигналы блоков 35 и 36 управления периферийными устройствами, являются: "передать буфер пуст, "расширить статусное изменение", "прием имеющегося символа" . и "специальное условие приема". формула изобретения 1. Многопроцессорная вычислительная система, содержащая й подсистем. подключенных к общей системной шине через устройства шинного интерфейса и содержащих центральные процессор и устройства памяти, о т л и ч а ю щ а я с я тем, что, с целью увеличения надежности, система содержит . системное устройство управления, устройство управления температурой и электропи.танием, адаптер консоли, устройства ввода-вывода и регистрации, подсистема удаленного ввода-вывода и (й+ 1)-е устройство шинного ичтерфейса. первый инфор 10 15 35 40 50 55 мационный вход-выход системного устройства управления подключен к информационному входу-выходу адаптера консоли, второй информационный вход-выход - к соответствующему информационному выходу-входу устройства ввода-вывода, третий информационный вход-выход - к первому информационному входу-выходу устройства регистрации, четвертый информационный вход-выход - к соответствующему информационному входу-выходу удаленной системы ввода-вывода, пятый информационный вход-выход - к выходу-входу устройства управления температурой и электропитанием, выход значения температуры которого подключен к первому информационному входу системного устройства управления, информационные входы-выходы группы адаптера консоли, информационные входы-выходы группы устройства регистрации и информационные входы-выходы (Й + 1)-го устройства шинного интерфейса подключены к общей системной шине, с первого по двенадцатый выходы системного устройства управления подключены соответственно к управляющим входам с первого по двенадцатый устройства шинного интерфейса, информационный вход-выход, вход признака результата прохождения теста, восьмой выход, четвертый и пятый информационные входы, седьмой, шестой, пятый и девятый выходы, шестой инфор-мационный вход и вход синхронизации устройства шинного интерфейса подключены соответственно к шестому информационному входу-выходу, к второму информационному входу, к третьему информационному входу, к тринадцатому и четырнадцатому выходам, четвертому-седьмому информационным входам и к пятнадцатому и шестнадцатому выходам системного устройства управления, входы-выходы признака запроса которого через системную шину подключены к одноименным входам-выходам устройств шинного интерфейса с первого по М-е, устройство шинного интерфейса содержит входной и выходной регистры управления, входной и выходной регистры данных, входной адресный регистр, выходной счетчик адреса, с первого по четвертый шинные формирователи, с первого по третий приемники, причем с первого по двенадцатый управляющие входы устройства шинного интерфейса подключены соответственно к первому входу режима, к входу установки, к второму входу режима выходного регистра, к информационному входу второго шинного формирователя, к входу записи-чтения входного регистра управления, к входам записи-чтения и синхронизации выходногояннервбссрегистраданных, к входу режима, счетному ному входу декодера адреса, второй выход входу, синхровходу счетчика адреса, к входу - к адресным входам первого и второго блозаписи-чтения входного регистра адреса и к ков управления периферийными устройствходу записи-чтения входного регистра дан- вами, третий выход - к информационному ных, синхровход устройства шинного интер входу адресного регистра и к адресным вхо- фейса подключен к синхровходам первого, дам блока постоянной памятикоманд, блотретьего и четвертого шинных формирова- ка оперативной памяти и блока памяти телей, информационный вход-выход, первый начальныхдайных,информационный вход-выи второй выходы, первйй информационный ход пюцессорногоузла подключен к первому вхоД, третий и четвертый выходы, второй - пя О информационному входу-выходу первого при-" тый информационные входы, пятый - седьмой емопередатчика, к первому информационному выходы образуют вход-выход системной ши- входу-выходу второго приемопередатчика и к ны, Шестой информационный вход, восьмой и первым информационным входэм-выходам. девятый выходы устройства шинного интер- первого и второго блоков управления-перифефейса подключены соответственно к инфор рийными устройствами, второй и третий инмационному входу-выходу выходного формационные входы-выходы первого блока регистра управления; к выходам перво- .управления периферийными устоойствами го й второго шинных формирователей, подключены соответственно к первому и вток выходупервого приемника, к выходам ромуинформационным входам-выходам систретьегои четвертогошинных формирователей, 2 О темного устройства управления, третий и к входам второго итретьего приемников, к . четвертый информационные входы-выходы первому и второму информационным вхо- которого подключены соответственно к втодам выходного регистра данных, кпервому рому и третьему информационным входами второму выходам входного регистра дан- выходам второго блока управления ных, к первому выходу выхбдногорегистра 2 периферийными устройствами, второй инданйых, к информационному входу счетчика формационный вход-выход второго приемо- адреса,квыходамвходногорегистрауправ- передатчика подключен к выходу блока леня и входного регистра адреса, выходы постоянной памяти команд и к информацивыходного регистра управления и первого онным входам-выходам блока оперативной приемника, второй выход выходного регист- ЗО памятии блока памяти начальных данных, ра данных, выходы второго приемника, вы- выходуправляющих сигналов процессорноходного адресного регистра и третьего .го узла подключен куправляюсцим входам премника подключены соответственно к . декодера адреса, выход прерывания проинформационным входам первого шинного цессорного узла блока обработки подклюформирователя, входйого регистра управле- чейк входам прерывания первогой второго ни 4, третьего шинного формирователя, блоковуправления периферийнымиустройвходного регистра данных, четвертого шин- . ствами и к входу прерывания таймера, пер- ногЬ. формирователя и входного регистра вый и второй информационные входы адреса, . системного устройства управления подклю 2.Система по п,1, о т л и ч а ю щ а я с я чены соответственно к первому управляютем, что системное устройство управления щему входу первого мультиплексора и к содержит процессорный узел, блок опера- первому информационному входу блока тивной памяти, блок постоянной памяти ко- формирования результатов прохождения манд, таймер и декодер адреса, первый и тестов, четвертый, пятыйи шестой информавторой блоки управления периферийными ционные входы системного устройства управ- устройствами, первый и второй приемопе- ления подключены соответственно к первому45редатчики, блок передачи, блок формирова- и второму входам блока сравнения и к инфорния результатов прохождения тестов,: мационному входу второго мультиплексора, регИстр режимов, первый и второй мульти- вход-выход первоо приемопередатчика плексоры, блок управления запросами, блок через локальную шину устройства управлесравнения, адресный регистр, блок памяти ния подключен к третьему и седьмому инфортестов, блок памяти начальных данных, при мационным входам системного устройства этом выходы с первого по двенадцатый си- управления, шестому информационному вхостеМного устройства управления подключе- ду,выходу системного устройства управлены к соответству зщим выходам с первого ния,квторомуинформационномувходублока по двенадцатый первой группы декодера формирования результатапрохождения тесббадреса, выход адреса процессорного узла тов, к входу-выходутаймера, к выходам первого подключен к вход блока передачи, первый и второго мультиплексоров, к информационно- выход которого подключен к информацион- му входу-выходу регистра режима, к четыр 23 : 1792540 24надцато)муи пятнэдцзтому в)ы)хода)м систем- - проса сйстемного устройства уйравления його устройства управления, выход адрес- под)ключей к входу-выход)у блока управле ногор)егйс)тра подклю)чен к адресному входу ния запросами, выход которого подйночей кблока памяти тестов е)ыхо)д которого соеди- . шестнадцатому выаду системного ус)т)ройстнен стрййадц)аты)м выходом"сис)те)много ус ва уп)равления, выхо)ды регис)тра) режима и тройства уп)равлени)я, выходы первого и . блока сравнения подключен)ы к соответству,второго блоков управления периферийными,ющим входу-выходурежима и к входу-признаустройствами обь)един)ейы и подключены к.:, каразрешейия)передачипрбцессорнбгоузла, втором)у) управляющему входу первого муль-третий управляющий вход первого мульти, типлексора. пятый ийфо)рмацйоннйй вход плексора, синхровход-первого мультиплек)выход системногб устройства управления и : сора, у)пра)вляющ)ий вход р)егист)ра режима, выход блока Формир)ов)анйя результатов "второй информационный вход-втброго прохвкд)еййя) тестов обьединены и йодклю-: мультиплексора и управляющий входаторо-.чены к информационным;входам) первого 1 ):го мультиплексора йодк)л)юченык соответстмультиплексор)а; вход-выход прйзнака за 18 вующим выходам а)дресного декодера,1792540 оставитель В,Смирнех едМ.Мо гентал Заказ 175 ПодписноеВНИИПИ Госу а по изобретениям и открытиЖ, Раушская на 64/5 Тираж дарственного комитет 113035, Москва, ГКНТ СССР зводстеенно-издательский комбинат "Патент", г. Ужгород, ул,Гары 42 и 43, блок сравнения 44, таймер 45, адресный регистр д 6, блок 47 памяти тестов, блок 48 памяти начальных данных, блок 49 оперативной памяти, блок 50 постоянной памяти команд, блок 51 управления запросами, вход 52 значения температуры, информационный вход-выход 53 (от устройства управления температурой и электропитанием),Многопроцессорная вычислительная система работает следующим образом.Каждая из подсистем 1 организована по одному принципу и содержит центральные процессоры 14 и 15, каждый из которых работает независимо, и кэш-память 16, которая присоединена к системной шине 13. Подсистемы 1 работают как жестко связанные мультипроцессоры, поскольку они поддерживаются общей операционной системой 10 15 и совместно пользуются общей основной па 20 мятью,Системное устройство управления 6 обеспечивает централизованное управление системой, Это централизованное уп 25 равление включает в себя инициирование всей системы, централизованное управление операцией "Качественный логический Тест"(СИЛ), системную таймерную централизацию и подачу предупредительных сигвнутри прибора на подсистемы, йрисоединеннь 1 е к системной шине, Управляющие сигналы, поступающие на информационный вход-выход 53 от энергетической системы, инициируют для системного устройства управления состояние энергетического питания системы, Управляющие сигналы от системного устройства управления на устройства управления 10 температурой и электропитанием специфицируют предписанные границы напряжения. Системное устройство управления 6 должно выполнять операцию О Т на предписанных граничных напряжениях для изолирования и идентификации предельных логических элементов Устройство ввода-вывода 9 позволяет оператору устанавливать связь с системой через интерфейс дисплейного терминала (ОТ 1) с системным устройством управления 6. Системное устройство управления 6 прини 50 мает информацию от устройства ввода-вывода 9 и помещает ее на системную шину 13 через интерфейс консольного адаптера (СА 1) и адаптер консоли 7, Информацию от системы устройство ввода-вывода 9 прини 55 мает через системную шину 13, адаптер консоли 7, СА 1, системное устройство управления 6 и ОТ 1,Системное устройство управления 6 создает возможность дистанционного технинэпов об источнике питания и температуре 30 ческого обслуживания. Удаленной подси. стемой ввода-вывода 12 может быть управляемый оператором дисплейный терминалили необслуживаемый компьютер, Удаленная подсистема ввода-вывода 12 соединенас системным устройством управления 6 через модемы 11:Дистанционная работа по техническомуобслуживанию позволяет удаленной станции устранять программные и операционные сбои, идентифицировать аппаратныесбои, посылать информацию, подобную кускам программного обеспечения, на многопроцессорную вычислительную систему иобеспечивать консультационную помощьпри выполнении технического обслуживания непосредственно на станции.Системное устройство управления 6обеспечит доступ (запроса) удаленной подсистемы ввода-вывода 12 к многопроцессорной вычислительной системе дляцентрализованного управления только втом случае, если устройство 6 получит правильный пароль,Интерфейс устройства 8 регистрации(АО 1) соединяет устройство 8 регистрации ссистемным устройством управления 6. Устройством 8 регистрации обычно является .принтер, регистрйрующий информацию осостоянии илй создающий прочную копиюинформации, выводимой на электронно-лучевую трубку(СВТ) устройства 9 ввода-вывода.Системное устройство управления 6 вовремя запуска системы должно инициировать качественные логические тесты (О 1 Т)для проверки, что все подсистемы подсоединены к системной шине 13 и работаютисправно.Если тесты будут неуспешными, системное устройство управления 6 сигнализируетустройству 10 управления температурой иэлектропитанием через РС 1, указывая состояние и дополнительно выводя ошибку наустройство ввода-вывода 9, на удаленнуюподсистему 12 ввода-вывода и на устройство 8 регистрации.Все подсистемы делают запросы на доступ к системной шине, при этом доступполучает подсистема с наивысшим приоритетом. В силу требования, чтобы системноеустройство управления 6 быстро реагировало на определенные системные ситуации вреальном времени, подобные обнаружениюпрекращения энергетического питания, устройству 6 присвоен наивысший приоритет вдоступе к системной шине 13,Процессорный узел 34 управляет системным устройством управления 6 и системной шиной 13 с помощью стандартныхт 5 6 программ, хранящихся в блоке постоянной поминак.щих устройствах 3. Подсистемы 1 памяти 50.:. получаютдоступ к этимтестовымшаблонамКак блок 49 ойерастивной памяти, так и и тестовый программам программного блан 50 постоянной памяти принимают ад- обеспечения с Релью проверкитого, что ранце сигналыс АО по А 15 от процессорного 5 подсиСтемы 1 работсМсобны, Блок памяузМа 34 по 16-битовой микропроцессорной ти 47 тестов разгружаетсятнецйасрредственнто адресной шйне через блок 38 передачи. Ин- в выходной регистр данных 20 под управлеформационнйесйгналы с РО по Р 7 пересы- нием узла 34. Когда системное устройство лаЬтся между блоком 49 оперативной управления 6 запрашивает и полуйаетлдо-паЬяти и процессорным узлбм 34 и от 10 ступ к системной шине 13, информация, храблквг ггостоянной памяти 50 по 8-бйтовой нящаяся в регистре 20, в регистре 18 и в микропроцессорной ийформационной ши- вйходном счетчиКе 28 адреса,пересылается ней приемопередатчик 40:., . на системную айну 13 через. шинные фор, Когда системное устройство управле- мирователи 23,21 и 24, которые получаю ния 6 имеет доступ к системной шине 13, 15 разрешение на работу по сигналу "сейчас тридцать два информационных сйгнала мой информационный"цикл" МУОСйй. ВЗРТООмогут быть приняты приемника- . Таймер 45 обеспечивает централиэоми 26 и запомнены во входном информаци- ванноехроунировсанносе упрасвление длявсех оном регистре 19 от информационной . подсистем и содержит в себе часы реальномгаФистрали 32 общей шины. Под управлени го времяегнрик, следящийтаймер и часы астроемпроцессорного узла 34 эти даййые счи- . номического вренмгтени, а также реле тыфаютсся из регистра 19 и запоминаются в временй.некоторой ячейке оперативной памяти 49 Системноеустройствоуправлениябмопо восемь битов за один раэ через мульти-жет работать какв режйме ведущего устрой пл 4 ксор (МОХ) 43, прюиемопередаптчик 39 и 25 ства, так и в режиме ведомого устройства.приемопегредатчик 40; Тридцать два адрес-Устройство 6 работает в режиме веду- ныгсигналаВЯАООО-Зт принимаютсяотад. щего устройстаа, когда оно инициирует и ресной магистрали 31 общей шиныпосйлает команды" на другиеподсистемы, - приемниками 27 и входным адресным реги-присоединенные к системной шине 13. Встром 29 и запоминаются в ячейках в блоке 30 этом режиме устройство 6 инициирует обоперативной йамятй 49 по 8 битов за один щие команды"на системной шийе 13 для раэ под управлением процессорйого узла . любой подсистемы иинйциирувтспетциаль- , 34, и тридцать два управляющих сигнала ные команды для процессоров 14 и 15. принимаются от системной управляющей: Устройство 6 работает в режиме ведошины 13 приемниками 25 регистром 17 и 35 мого устройства, когда получает неоспоризаПоминаютсявячейкахблокаойеративной мую командуот любого из процессоров памяти 49 по 8 битов за один раз таким же14,15 или когда получает предопределенобрззом, что и информационные сигналы ную реакциюотлюбойиэдругихподсистем, (данных), Процессорный узел 34 идентифи- присоединенных к системной шине 13. цирует входные регистры 29,19 и 17 как 40 Устройство 6 работает одновременйо в ячегйки блока 49 и посылает подходящийрежймах ведущегои ведомого устройств во адрес на блок 49 через блок передачи 38 время операции тестирования "окружаю Процессорный узел 34 ийициирует за- щей среды" системной шины 13, когда уст- грДэку информационных сигналов ВЮТОО- ройство 6 посылаетданные на системную 31 выходнойрегистрданных 20.адресацией 45 шйну 13 в-режиме ведущего устройства и с тветственных ячеек в блоке оперативной принимает те же самые дайные от систем- памяти 49 и считыванием данных по 8 битов ной шины 13 в режимеведомого устройства, за один раз. Выходной счетчик адреса 28.за- Во время операциитестирования "окружагрбкается адресными сигналами ВЗАРООющей среды" 32 бита данных загружается в процессорным узлом 34, адресующим соот выходной регистр 20 данйых из блока опе-ветственные ячейки блока 49 и считывающим ративной памяти 49. Устройство 6 затем по- адресные сигналы по 8 битов за один раз, дает самому себе запрос системной шины Аналогично, регистр управления 18 загружа беэ памяти, ется процессорным уэ 1 ом 34. адресующим Устройство 6 должно опознать этот засответсттвенные ячейки блока 49 памяти и 55 проси подсоединиться ксистемной шине 13 считывающим управляющую информацию по для пересылки содержимого выходного ре бИтов за один раэ, гисзра 20 данных на входной регистр данБлок 47 памяти тестов:;ранит тестовые ных 1.9 через шинный формирователь 23, шаблоны и тестовые программы программ- информационную магистраль 32 системной нОго обеспечения, которые записаны: в за- общей шинйиприемник 26.блоксравнения7 ": 17923408 44 проверяет правильность работ, путем чальной загрузкй; и ячеики зайоминающих сравнения на равенство содержимых"реги-, устройств 3, в которые записывается прострое 19 и 20."- .: ,:- грамманачальной загрузки для исполнения,Устройство 6 генерируЕт команды для управляющие биты, указывающие разнообдругих подсиСтем, йодсоединенных к сис разные тестовые функции ЖТ, подлежащие темной шине 13; в виде стандартных команд исйолнейию системой, й указывающая, капри низком уровне управляющего шиной кое периферийное устройство хранит про. . сигнЪла ВЯУЕ(0. Устройство 6 генерирует граммное обеспечение по управлению " специэльные команды на процессоры 14 и" подсйстемами 1 и ячейкизапоминающихус при высоком уровне шинного управляю тройств 3, вкоторые это программное обесщегосйгнала ВЗУЕ( О и низком уровне уп- . печение записывается. равляющего сигйала ВЗМВЕР, указывая, .что адресные сигналы представляют адрес : Регистр 41 режимов выйолняет следую- канала процессора и функциональный код. щие функции:Блок 51 управления запроСами аключа . 1) определяет для -устройства 6 диагноет в себя три схемы задержки, Если устрой- стическое управление битами приоритетно- ство 6 е режима ведущего .устройства стисистемной шины 13;, запрашивает доступ к системной шине 13 и 2) управляет нарастающйм убываютри микросекунды проходят без ответа отщим) счетом выходного адресного счетчика запрошенной ведомой подсистемы, то цикл 20 28 адреса, сйстемной шйны 13 прекращается. Если од-: . 3) разрешает блоку сравнения 44 выполна из других подсистем е режиме ведущего нять сравнения данных на информационной устройстаа запрашивает доступ к систем- магистрали 32 общейсистемнойшины; ной шине 13 ине получает ответа за 5 мик-:4) управляет ответами устройства 6 на росекунд, то цикл системной шины 13 25 команды отйодсистем 1; прекращается. Если инициирован цикл счи-5) управляет Специальными операциятывания устройства 6 и ожидаемый ответ- " ми Системной,шины 13 воеремялогического ный циклсистемной шины 13 (вторая: тестирования 0(Т и инициализации при половина цикла шины) не будетпринят е включении питания. течение миллисекунды, то работа систем Регистр 41 режимов становится дейстной шины 13 прекращается :. " . вующим по сигналу ЕИВ(. (Х, булево выра Когда устройство 6 отвечает на запросжение которого имеет вид: системной шины 13 в режиме ведомого уст- А 8.А 9.А 10.А 11,АО.А 1,А 2,АЗ,А 4.М 1.МЯЕО. ройства,тОоно генерирует либо шинные Тактирующие регистр 41 сигналысйгналы ВЗАСКВ для подтверждения этого 35 СКМОВОгенерируются в соответствии с запроса; либо ВЯИАКЙ для отказа на этот булевым выражением: запрос., , . Е(. (Х, А 12., А 13. (А 14,А 15).Устройство 9 ввода-еыводасоединенос . (АГ 4.А 15; для СКМОВО; А 15.А 14 для блоком 35 управления периферийными уст- СКМОВ 1 и А 14.А 15 для СКМОВ 2) ройствами через ОТ( интерфейс. Блок 35 40Сигналы интерфейса РС 1 устройства 10 управлейия соединен с системной шиной 13управления температурой и электропитаничерез интерфейс СА( и адаптер 7 консоли, ем принимает устройство 6, Эти сигналы , Эта схема позволяетустройству 6 управлять: означают несколько состояний, коммуникационнойсвязьюмеждуконсолью . Сигнал "Питание ВКЛ/ПРЕРВАНО" и системой;.;45 ЗУБРАМ указывает устройству 6, что переУСтройство 6 управляет Дистанционным" менное входное напряжение и выходные лотехййческим обслуживанием через интер-" гические напряжения находятся вфейс ЙМО, соединенный с блоком 36 управ- специфицированных пределах. Устройство ления перйферийййми устройствамй, Блок 6 затем начинает операции инициирования Зб также управляет устройством 8 регистра системы, Если прерывается подача пере. цииЧерез интерфейс АО(. Устройства 35 и манного тока, сигнал "Питание ВКЛ/ПРЕ управляются адресными сигналами А 14 РВАНО переходит на низкий уровень, .иА 15,идущимиотпроцессорногоузла 34 й Однако выходное логическое напряжение блока 38 передачи, ., будет оставаться в специфицированныхБлок 48 памяти начальных данных хра пределах еще 3 мс, предоставляя системе нитинформацию,которая включает а себя время на отключение в установленном по- пароль,т 1 редотвращающий недозволенный рядке, чтобы предотвращалась потеря дандоступ через интерфейс дистанционйого ных. технического обслуживания, идентифици- Сигнал состояния питания РучйУ( 0 укарует устройство, хранящее программу нэ- зыаает; что все источники энергетическогопитания работают в специфицированныхпределах. Сигнал состояния питания своимпереходом на низкий уровень указывает набездействующий источник питания,Устройство 10 может включать в себяподдерживаемый батареей источник питания, чтобы в любое время данные в запоминэющих устройствах 3 оставалисьпигодными. Сигнал пригодности памятиВВ.АТЧ, если на низком уровне, означает,чтЬ,. несмотря на вспомогательное батарейное питание, напряжение стало низким ичтО информация в запоминающих устройствах 3 может оказаться непригодной, и иницИируется перезагрузка памяти.Сигнал "замкового ключа" от выключателя на управляющем пульте устройства 10управления температурой и электропитанием инициирует сигнал запертого пульта,чтобы управлять доступом к функциональности системы,Эти сигналы, принимаемые устройством 6 от интерфейса РС 1, подаются нэ мультиплексор 42. Процессорный узел 34принимает эти сигналы через приемопередатчик 39, чтобы предпринять соответствующее действие,, Устройство 6 подает сигнал "Питаниевключено" ВЯРИIОИ на системную шину 13,чтобы указать всем подсистемам, подсоединенным к системной шине 13, что питаниесоОтветствует спецификации. Снятие сигна. ла ВЯРЧЧОЙ дает всем подсистемам 3 мс на"приведение себя в порядок",Дополнительно, переход сигналаЯУЯЮЭК "Питание включено/прервано" навысокий уровень во время "Питание включено" .заставляет основной сигнал сбросаВОРМС В по системной шине 13 через шинный формирователь 22 установить в исходноа состояние все уместные логическиефуНкции,Устройство 6 посылает несколько сигналов на устройство 10 управления температурой и электропитанием по интерфейсу РС 1.Управляющий сигнал "Высокая граница потенциального выхода" НМАВО и управляющий сигнал "Низкая граница потенциальноговыхода"ОМАВС генерируются узлом 34 воврЕмя тестовых операций для вариации вы-ходных границ в пределах2;4,Сигнал ВЯО Т системной шины означает, что все другие подсистемы, присоединенные к системной шине 13, подключеныправильно, получают питание и успешно завершили все тестовые программы О Т).Блок 37 формирования результатов прохождения тестов принимает шинный сигналВЯО Т и сигнал дэнн.х, означающий, чтоустройство 6 правиль о осуществило свое15 20 ЯУЯРВIМ породить сигнал ВЯРЮОИ сис 25 30 35 дополнительно опознавать, когда принима 40 50 510 логическое тестирование О Т, и генерирует сигнал ВЯО ТА. ко 1 орый отсылается на устройство 10 управления температурой и электропитанием и означает, что система полностью проверена. Сигнал ВЯО ТА имеет истинное значение, когда любое из устройств выполняет программу своего логического тестирования О Т или неуспешно завершился любой О Т, Сигнал ВЯО ТА имеет ложное значение, когда тестирование О Т завершилось успехом.Устройство 6 генерирует сигнал "Высокая температура" ТМВУ О, если температура внутри шкафа выше максимальной температуры 38 С. Если температура в шкафу становится ненормально высокой, термодатчик (не показан) размыкается, отключая энергопитание, Это вынуждает сигнал "Питание включено/прер,вано" темной шины 13, указывающий на необходимость в,ем подсистемам войти в соответственные последовательности действий, предусмотренных на случай отключения питания,Сигнал "Высокая температура" ТУРУ 0 подается на соответствующий мультиплексор, чтобы он стал доступным для процессорного узла 34,Сигналы от блоков 35 и 36 управления периферийными устройствами также поступают на мультиплексора 42, чтобы предоставить возможность процессорному узлу 34 опрашивать линии передачи данных и ющее устройство (прибор) оказывается готовым к приему данных,Мультиплексор 42 становится активным по сигналу ЕчВМОХ, который генерируется в соответствии со следующим булевым выражением:ЕМВМ.Х=А 8,А 9.А 10.А 11, ЕИМВОВ,М 1, МВЕО, В КОТОЯОМЕММВОВ = АО.А 1,А 2,АЗ,А 4. Сигнал МВЕО генерируется узлом 34 для указания, что адресная шина не содержит адреса блока 49 оперативной памяти. Сигнал М 1 генерируется узлом 34 для указания, что это не является операцией по считыванию кода операции.Вь 1 ходной регистр данных 20, выходной регистр 18 управления и выходной счетчик 28 адреса соединены с системной шиной 13 через инвертирующие шинные формирователи 23,21 и 24 соответственно.Данные помещаются в зти выходные регистры по байту за один раз. Эти выходные регистры адресуются процессорным узлом 34. Регистр 20 может быть загружен со сто1 ОВС 1. М 1 означает, что это не адресустройства ввода-вывода или цикл считывания кода операции узла 34. Сигнал ТООВКТ означает пересылку времени дня таймера 45 на системную шину 13 через регистр 20.Для загрузки регистра 24 сигнал МУОТСК от таймера 45, означающий пересылку времени дня, или сформированный узлом 34 сигналВР 2 МОТ, генерирует параллельные тактовые сигналц с СКОТВО по СКОТВЗ. 54 Сигналы на загрузку выходных регистров генерируются путем декодирования соответственных адресных линий и комбинирования их с управляющими сигналами от узла 34,Регистр 20, не включая паритетность, 5 составлен из восьми мультиплексорных регистров 741 Я 298. Регйстр 20 загружается с помощью декодеров адреса 33, как обозйачено следующим булевым вйражением;Разрешающий сигнал ЕИВ 1 ОХ = 10 М 1, МВЕС 1, АО. А 1. А 2.АЗ. А 4. А 8. А 9. А 14, А 11,Приведенные булевы выражения представляют логику работы декодеров адреса.33. Входными сигналами для декодеров 33 являются адресные сигналы с АО по А 15 и 15 сигналы М 1, МВЕО, 1 ОВО, ЯВ и ВО процессорного узла 34.Декодеры 33 генерируют логическйе управляющие сигналы, которые управляют ло-" гическими элементами системного 24 . устройства 6 управления, Мультиплексорные регистры загружаются по два за один раз (байт за один раз) по тактовым сигналам СКОТВО, СКОТВ 1, СКОТВ 2 и СКОТВЗ,25СКОТВО - ЕЙВ 1 ОХ А 12 А 13 А 14 А 15СКОТВ 1 = ЕИВ 1 ОХ А 12 А 13 А 14 А 15СКОТВ 2 - ЕИВ 1 ОХ А 12 А 13 А 14 А 15СКОТВ 2 = ЕИВ 1 ОХ А 12 А 13 А 14 А 1534Сигнал ВРТООТ выбирает выход блока 47 памяти тестов или выход таймеров 45. Булево выражение для сигнала ВРТООТ таково:(А 8. А 9, А 14. А 11, А 12, А 13. 1 ОВО. М 1 + 35 +ТО ОВИЯТ).Сигналы процессорного узла 34 означают следующее. М 1 вместе с МВЕО означает, что. это не операция по считыванию кода операции МВЕО означает, что на адресной 44шине нет адреса; пригодного для операции считывания или записывания в память.В 5 означает, что узел 34 имеет необхо-.: димость в считывании данных из памяти или некоторого устройства ввода-вывода.45ЮВ указывает, что шина данных узла 34 удерживает данные, пригодные для запоминания в адресуемой ячейке памяти или ячейке ввода-вывода,Булево выражение для сигнала В Р 2 МОТ таково:(А 8. А 9, А 14. А 11. А 12. А 12, А 13. 1 ОВО. М 1), Регистр 18 составлен-из двух регистров 741 Я 273, регистра 741 Я 174 и регистра 741 Я 374,Регистры тактируются соответственно сигналами с СКСМВО по СКСМВЗ, Булевые выражения таковы:СКСМВО = ЕЙВ 1 ОХ А 12. А 13. А 14. А 15 СКСМВ 1 = ЕМВ 10 Х А 12. А 13, А 14. А 15.СКСМВ 2 = ЕМВ.ОХ А 12, А 13. А 14. А 15 СКСМВЗ = Ей В 1 ОХ А 12, А 13. А 14. А 15 Сигнал ТОЯНВО запирает выход регистра 741 Я 374, тактируемого сигналом СКСМВО во время пересылки времени дня. Сигнал С 1 ВР 1.Р системного сброса устанавливает в исходное состояние остальные три регистра.Регистр 741 Я 374 хранит значения сигналов. ВЯУЕ 10, ВЯВУТЕ, ВЯОВР 1, ВЯОВЯО, ВЯЯНВС, ВЯ 10 СК, ВРМВ 1 Т и ВЯМВЕР. Во время отсутствия пересылки времени дйя эти шинные сигналы поступают непосредственно на шинный формирователь 21.Счетчик 28 включает в себя четыре счетчика 74 АЯ 869.Счетчики имеют четыре режима работы: сброс, уменьшение, загрузка и увеличение. Операция "загрузка счетчика" инициируется сигналом МУАООР, подаваемым на все четыре счетчика, и сигналами со СКАОВО по СКАОВЗ, каждый из которых подается на соответственный счетчик. Булевыми выражениями являются:СКАОВО = ЕИВ 1 ОХ А 12. А 13. А 14, А 15 СКАОВ 1 ЕМВ 1 ОХ А 12, А 13. А 14, А 15СКАОВ 2 = ЕМВ 1 ОХ А 12. А 13. А 14. А 15 . СКАОВЗ = ЕКВ 1 ОХ А 12, А 13, А 14. А 15 Сигнал МУАООР запоминается в регистре 41 для обозначения режима .работы "загрузка" или "увеличение". Во время операции начальной загрузки и логического тестирования счетчики загружаются сначала по одному байту за раз й затем увеличивают (свое содержание) последовательно с адресным регистром 46, считывающим данные иэ блока 47 памяти тестов для пересылки на регистр 24,Тактовйй сигнал МУАОСК подается на тактовый вход каждого счетчика. Сигнал МУАОСК генерируется по задержанному подтверждающему сигналу ВЯАСКВ.,Регистр 19 составлен из четырех регистров 74 Я 374. Регистр 29 составлен из четырех регистров 741 Я 374 и регистр 17 составлен из двух регистров 741 Я 374, регистра 741 Я 374 и регистра 74 АЯ 823, Регистр84 АЯ 823 принимает восемь сигналов:ВЯУЕ О, ВЯВУТЕ, ВЯОВР, ВЯОВЯО,ВЯЯНВС, ВЯ ОСК, ВЯЛЯТ и ВЯМЯЕГ, которые устройство 6 выдает на системнуюшину 13,Все перечисленные выше входные регистры загружаются под управлением тактового сигнала МВРСК, которыйгенерируется при трех условиях.1. Блок 51 управления запросами работает в режиме ведомого устройства и принимает подтверждающий команду сигналВЯАСКЯ или второго полуцикла шины командный сигнал ВЯЯНВС от системной шины 13.2, Блок 51 обнаруживает истечение интервала в 3 мкс во время теста "окружающейсреды",3, Системное устройство управления 6подтверждает самого себя во время тестового режима.С регистра 19 информация поступает наблок сравнения 44 во время режима тестирования "окружающей среды". Сигналыданных также поступают на мультиплексор43 для пересылки на шину данных узла 34побайтно. Выходы мультиплексора 43 становятся активными по сигналу ЕНВ 2 Х, булево выражение которых таково;АО, А 1, А 2. АЗ. А 4. А 8, А 9. А 10. А 11. М 1,МЙЕОУправление мультиплексора 43 выпол. няется сигналами ЯЕ 6 Я О, ЯЕОЯ 1 иЯДОЯ.2, Булевы выражения таковы:ЯЕОЯ 0 =(ЕИВ 2 Х А 12. А 13. А 14, +А 12,А 13, А 15+ А 12, А 14. А 15) + ЕИВ 2 Х. А 15)ЯОЯЕОЯ 1 =(ЕК 81 2 Х(А 12. А 13, А 14. +А 12.А 13) + ЕИВ 2 Х. А 14)ЯОЯЕОЯ 2 = (ЕМВ 2 Х (А 12 + А 12, А 13) ++ЕЯВ.2 Х, А 13)ВО.Четыре регистра, составляющие регистр 29, считываются под управлением сигналов ЯОО 024, ЯОО 025, ЯОО 026 и ЯООО 27,соответственно. Четыре регистра, составляющие регистр 17, считываются подуправлением сигналов ЯОО 020, ЯОО 021, ЙОО 022 иЯОО 023, соответственно. Сигнал МВРСК тактирует запись адресных сигналов в регистр 29.Булево выражение для ЯОО 02 Х, где Хизменяется от 0 до 7, таково;ЕИВ.2 Х. ЯО. А 12 А 13, А 14, А 15, гдедвоичныеА 13, А 14. А 15 = Х.Процессорный узел 34 заносит адресные байты, байты данных и байты команд вопределенные ячейки блока 49 оперативнойпамяти для дальнейшего использованияпод управлением программного обеспечения, 20 Ответ на истинное значение сигнала 25 35 считывания для индикации количества слов данных и формата, в каком их следует ожи 50 5 10 Ниже перечисленц управляющие сигналы, используемые в качестве части команд, посылаемых по системной шине 13 устройством 6.ВЯУЕ 0 (желтый). Этот сигнал, когда имеет истинное значение во время второй половины цикла шины, означает, чтб сопроводительная пересылаемая информация подверглась коррекции. Следовательно, он обозначает мягкий сбой и указывает, что целесообразно предпринять действия по техническому обслуживанию прежде, чем сбой станет жестким. Этот сигнал применяется запоминающими устройствами 3 на ответ "считать" для указания на ошибку,которая была обнаружена и исправлена.Этот сигнал, когда имеет истинное значение во время запроса на считйвание памяти, квалифицирует запрос считывания. ВЯУЕ 0 во время запроса считывания зависит от используемой памяти и адреса.Когда сигнал ВЯУЕ 0 имеет истинное значение во время команды устройства 6 для подсистемы 1, он идентифицирует эту команду как ложный ВЯМЯЕР, указывая, что адресные линии несут канальный адрес и функциональный код.ВЯВУТЕ байт), Истинное значение этого сигнала означает, что текущая передача является передачей байтами, а не передачасловами.ВЯОВЮО двойное слово). Этот сигнали ВЯОВР применяются во время запросов дать от запоминающего устройства 3, Во время циклов запроса считывания сигнал ВЯОВИ/О указывает, будет или нет одно или два слова данных находиться на системной шине 13.зПри запросах записывания этот сигнал используют совместно с ВЯАО 23, ВЯВУТЕ, ВЯОВР для идентификации комбинации байтов в 32-битовом операнде, которая должна быть записана в память.ВЯОВР (двойной забор). Этот сигнал применяется совместно с ВЯОВВ/О. Во время циклов ответов на считывание ВЯОВР. указывает, является ли ответ последним или нет запрошеннцм элементом данных,ВЯЯНВС (вторая половина шинного цикла). Этот сигнал может либо служить для идентификации второго шинного цикла в качестве ответа на запрос считывания или быть информацией для установки или сброса запрета в сочетании с ВЯОСК. ВЯ ОСКзагрет). Этот сигнал своим истинным значением означает, что этот циклведомому. Когда пересылку Сопровождает 10ложное значейие этого сигнала, ведущее устройство запрашивает информацию от везначение. этого сигнала означает, что сопро вождающая передайная информация является ошибочной. Этот сигнал применяется 25 30 сигнал имеет смысл лишь во время блокированных запросов считывания памяти(истинное значение ВЗ.ОСК), При истинном рацию считывания, но в то же самое 45время допуская другие операции, ассоциированные с этим запросом, к испол- . симости от того, будет ли истинным или 50ложным значение ВЯ.КИС и будут выполобусловлен состоянием триггера запрета в запоминающем устройстве 3 для указания, что этот цикл либо тестирует и установит, либо сбросит триггер запрета в сочетании с ВЯЯНВС для синхронизации системных процессов. ВЗВОЮТ (шинное записывание). Истинное значение этого сигнала означает, что эта посылка идет от ведущего устройства к домого. Информация, когда станет Доступной, будет отправлена как отдельная посылка.ВЯМВЕГ (указатель памяти), Истинное значение этого сигнала означает; что адресные линии несут адрес памяти, Ложное значение этого сигнала означает, что адресные линии содержат канальный номер и функциональный код. ВЯВЕО. (красный левый). Истинное памятью на ответ "считать" для указания, что неисправимая ошибка находится в самом левом возвращенном слове (если возвращено параллельно два слова) или одиночном слове. ВЯВЕРВ (красный правый). Истинное значение этого сигнала обозначает, что сопровождающая переданная информация является ошибочной,. Этот сигйал применяется памятью на ответ "считать" для указания, что неисправимая ошибка находится всамом правом возвращенном слове (если возвращаются параллельно два слова). ВЯ.КМС(запрет; цикл без памяти). Этот значении он инструктирует память запретить запрошенную фактическую опенению, Ответ на запрос ВЯАСКВ или ВЯМАКВ будет одним и тем же вне завимены установка, очистка и тестирование триггера запрета в запоминающем устройстве 3. Циклическая работа модуля памяти будет запрещена; второй половины шинного цикла не произойдет, и память не перейдет в состояние "занята".В 381 МТ (возобновить прерывание). Этот сигнал обычно подает подсистема 1 (и 15 20 в некоторых случаях может быть подан устройством Б), когда оказывается вновь в состоянии принимать прерывания. Если один или более предшествующих запросов на прерывания оказались "неподтвержденными" (МАК); то сами прерывания организуются в очередь (зтасКео), размещаемую в контроллерах 4 внешних устройств, При обнаружении истинного перехода -сигнала ВЯВ 1 МТ эти контроллеры вновь предпримут попытку послать прерывание на подсистему 1 (что может йовлечь другой ответ МАСК).Принимающие контроллеры 4 обраба.- тывают этот сигнал как асинхройный, однако отправитель ВЯВ 1 МТ должен быть синхронизирован с циклом системной шины 13, чтобы предотвращалась активизация более одного драйверного источника в каждый данный момент времейи на системной шине 13 в системе.ВВВМТ должен оставаться устойчивым не мене 100 нс; системное поведение предугадать трудно при переходах "неопределенного" (торцу) заднего фронта ВЯЮМТ.ВЯРЮОМ (питайие шины включено), Этот асинхронный сигнал нормально имеет истинное значение, когда все источники энергетического питания находятся в соот-, ветствии с требованиями и температура внутри шкафа укладывается в приемлемые рабочие границы, Этот сигнал принимает ложное значение, когда происходит сбой управления питанием, перегрузка, перегрев до "красной отметки", и т,п,Сигнал ВЯРЮОМ нормально генерируется устройством б в соответствии с информацией,. подаваемой устройством 10 управления температуоой и электропитанием, но в некоторых случаях может быть возбужден определенными блоками 36 и 35 для симуляции системного восстановления от "хозяина" питания, Во время перехода "питание включено" положительно нарастающий фройт ВЯРВ 10 Й означает, что мощность питания системы возросла и стала стабильной и предстоит системная инициализация. После инициализации устойчивая подача питания означает наличие условий стабильной работы системы, При опознании отказа или состояния "питание отключено" сигнал ВЕРНОМ перейдет к "отключено" и все контроллеры 4 внешних устройств должны прекратить любой траффик на шине и выполнить самоинициализацию, чтобы разрешить подсистемам 1 сохранить системное состояние" и восстановительную инФормацию в запоминающих устройствах 3(память не должна разрушаться в условиях "повторный пуск").5 10 15 20 вании",Затем блок 51 ожидает один иэ некото 30 рого числа ответов от системной шины 13,Возможные ответы таковы;1, Никакого ответа не получено за 3 микросекунды,2, Принят ответ "ждать" (ВЯЧЧАЩ.353. Принят ответ "не признан" (ВЯЙАКВ).4. Подтвержден "Заперто; нет циклов"(В ЯАСКВ).45 Блок 51 прекратит этот цикл системнойшины 13 и вновь запросит доступ к системной шине 13, если будет принят ответВЯЧЧА 1 Т или ВЯЙАКВ или если его ответВЯАСКВ будет принят после запроса "запи 50 сать двойное слово".Блок 51 включает в себя управляющуюлогику, которая активизируется, когда ожидается вторая половина шинного цикла вответ на команду "считать", посланную уст 55 ройством 6 в запоминающие устройства 3на подсистему 1 или контроллеры 4, Управляющая логика блока 51 также активизируется, когда шинный цикл содержитшестнадцатиричное число ОР в качестве ноПереход ВЯРЧЧОЙ к значению "ложь".должен предшествовать фактической потере стабилизации постоянного тока минимумна 3,0 мс и память должна входить в защищенное состояние (не принимаются шинныециклы) за ийтервал от 2,5 до 3,0 мс спустямомент опознания отказа, чтобы сохрайиласьинформация о состоянии системы.ВЯАСКВ (АСК), Ведомое устройство сигйализирует ведущему, что оно принимаетэт посылку путем перевода этого сигнала вистийное значение,.ВЯЙАКР(ЙАК). Ведомоеустройствосигнализирует ведущему, что оно отказывается .от этой посылки путем перевода этого сигнАла к йстинному значению,ВЯЧЧАТ (ЧЧАТ). Ведомое устройствосигнализирует ведущему, что оно временноОФказйвается от посылки путем переводаэтого сигнала к йстинйому значению.ВЯОСЙЙ (цйкл данных). Истинное значение этого сигнала означает, что некотороекбнкретное ведущее устройство делает постилку по системной шине 13 и поместилоинформацию на системную шину 13 для испоользования некоторым конкретным ведомымустройством. Когда этот сигнал имеет ложноезначение, системная шина 13 бездействует илиаходится между шинными циклами,ВЯМСЫ (общий шинный сброс), Этотасинхронный сигнал нормально имеет ложНоезначение и принимает истинное, когдаобнаруживается некоторое системное состояние, которое требует, чтобы системнаяработа была бы полностью исклгочена и чтоы "Останов", "Повторный пуск" или "Повторная йачальная загрузка" были бывыполнены устройством.б, Источники основного сброса нормально происходят изйоследовательности "питание. включено" иКнопки "Сброс" пульта управления (обе порождаемые устройством 6).Когда ВЯМСИ истинен, все устройствана системной шине 13 инициализируются. Ктому же устройства, способные это делать,прогоняют свой ЖТ. Успешные завершения логических тестов завершаются приемом устройством 6 сигнала ВЯСН.ТА.ВЯВЕЯО (квалификатор ответов). Этотсигнал подается совместно с ВЯАСКЙ для указания запрашивающего шину ведущему устройству, что ведомое устройство признаетпозывы функциональности и отвечает должным образом.Три типа запросов могут выбрать следущий ответ:- запросы "считать", которые могут привести к второму полуциклу шины при двойном слове (обозначается ВЯОВЧЧО истина);- запросы "записать", которые предпринимают попытку записать сигналы данных с ВЯОТ 16 по ВЯОТ 31 (обозначаются ВЯОВЧЧО - истина),- и запросы "считать", которые пытаются запереть или отпереть память без циклирования ее (обозначаются ВЯ КЙС - истина),Блок 51 управления запросами включает в себя управляющую логику для обеспечения устройства 6 управлением над системной шиной 13 и посылки команд или Ответов на команду по системной шине 13 на ведомое устройствО.Поскольку устройство 6 занимает позицию наивысшего приоритета на системной шине 13, то; если устройство 6 запрашивает доступ к системной шине 13, ему предоставляется следующий цикл сразу же после истечения текущего шинного цикла, Блок 51 сгенерирует сигнал МУОСЙЙ, который поступает на шинные формирователи 23,21 и 24, помещая на системную шину 13 данные, адреса и управляющую информацию. Также блок 51 посылает сигнал ВСОСЙЙ по системной шине 13, оповещая все подсистемы, что системная шина 13 находится в "пользо