Многопроцессорная вычислительная система

(51)5 0 06 Г 15/16 ПИСАНИЕ ИЗОБРЕТЕН ВИДЕТЕЛЬСТВУ К АВТОРСКО ескии институт им. рьской социалистиаренко, В.В,Т ство СССР6 1981.ство СССР16, 1989.РНАЯ ВЫЧИСЛИится к вычислитель ь использованодля ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(71) Киевский политехни50-летия Великой Октябческой революции(57) Изобретение относной технике и может быт Изобретение относится к вычислительной технике и может быть использовано при построении надежных мультиплексорных систем с возможностью отключения отказавшего процессорного блока и замены его исправным.Целью изобретения является повышение надежности в работе за счет сохранения работоспособности системы при кратных отказах и сокращения времени отключения управляющего устройства при разных длинах программ, выполняемых подчиненными устройствами обработки информации.На фиг, 1 дана структурная схема многопроцессорной вычислительной системы; на фиг, 2 - структурная схема модуля отключения,Многопроцессорная вычислительная система, представленная на фиг, 1, содерпостроения быстродействующих систем. Целью изобретения является повышение надежности в работе за счет сохранения работоспособности системы при кратных отказах и сокращения отключения управляющего устройства при разных длинах программ, выполняемых подчиненными устройствами обработки информации, Система содержит Н устройств обработки информации, М устройств ввода-вывода и запоминающее устройство, причем каждое устройство обработки информации содержит вычислительный блок, первый и второй блоки отключения, формирователь импульсов, триггер управления и элемент И. 2 ил,жит устройства обработки информации 1.1,1.2, 1.п, системный канал 2 обмена информацией, входы 3 и 4, шину 5 отключения уп- а равляющего процессора, запоминающее (р устройство 6, устройства ввода-вцвода 7,1,7 в, вспомогательную шину 8, 9, 10,В состав каждого процессорного блока 1.1 входят первый блок отключения процессора 11,1, формирователь импульсов 12.1, О элемент И 13.1, триггер управления 14.1, второй блок отключения 15.1, вычислительный блок 16,1,Второй блок отключения (си. фиг. 1) со и держит первый триггер 33 1, второй триггер а 341, третий триггер 35 1, первый элемент ИЛИ 36.1, второй элемент ИЛИ 37.1. первый элемент И 38.1, второй элемент И 39,1, первый формирователь импульса 40.1, второй формирователь импульса 41.1, первый бу 1820391ферный элемент 42 , второй буферный элемент 43 третий буферный элемент 44Система работает следующим образом.Устройство обработки информации 1,1,например, на вход 17.1 которого подаетсявысокий уровень с входа 3 системы, выполняет функции управляющего блока. Крометого. в момент установления устройства обработки информации 1,1 статуса управляющегоустанавливаются в исходноесостояние первые блоки отключения 11.всех процессорных блоков 1.Это происходит следующим образом.При возникновении на входе 17.1 блока1.1 уровня логической "1" (это означает, чтоданный блок должен принять функции управляющего, если, конечно, он не был отключен ранее), на выходе формирователя40.1 формируется импульс, который с выхода буфера 42поступает в линию 8 и сбра. сывает триггеры 33- 35во всех блоках 1.,Длительность этого импульса должна бытьдостаточна для надежного сброса этих триггеров, т.е хи) ттр, Где ттр время переключения триггера. Через время ту = ги - 3 - 4)трсхемы модулей 11надежно установятся висходное состояние: выходы триггеров ЗЗ.- 35( = 1 п) и линии 8 - 10 будут находитьсяв состоянии логического "0". Так как ту меньше длительности выполнения любой команды блоком 12. при условии реализации всехблоков 1. ( = 1,й) на единой элементнойбазе, то процесс установки в исходное состояние модулей 11. завершится до началаработы управляющего блока 1.1 и, следовательно, не повлияет на работу системы. Навходах 17.217.п процессорных блоков1,2 1.п устанавливается низкий уровень- эти устройства обработки информации являются подчиненными.Управляющее устройство 1.1 имеет доступ к запоминающему устройству 6, устройствам овода-вывода 7,17,а, а такжечерез соответствующие порты ввода-вывода (шины 27.127,п) - к подчиненным устройствам 1;2,.,1.п. Оно может передаватькоманды для подчиненных устройств1,21,п и читать слово состояния этих про. цессорных блоков, Соответствующими командами осуществляется запускпроцессорных блоков 1.21 и, отключениепри неисправности одного или несколькихподчиненных процессорных блоков, а такжеобеспечивается доступ к их внутренней памяти,В начале работы системы управляющееустройство 1.1 осуществляет инициализацию, т.е. загружает данные и программы вовнутреннюю память подчиненных процессорных блоков и производит их запуск. Для загрузки данных и программ в подчиненные устройства 1,21.п подается команда "Открыть внутреннюю память", затем осущест вляются циклы обращения к открытойвнутренней памяти, после чего внутренняя память закрывается командой "Закрыть внутреннюю память". После этого по команде "Пуск", которая поступает поочередно на 10 каждое устройство 1.21,п, подчиненныеустройства начинают выполнять свои программы. Далее запускается таймер в управляющем устройстве 1.1, который через одинаковые промежутки времени. называе мые тактом системы, осуществляет прерывание работы управляющего устройства 1.1.Такт системы выбирается в зависимости от времени выполнения программ подчиненными устройствами 1.21,п.20 После запуска таймера управляющееустройство 1.1 выполняет свою основную программу, которая будет приостановлена очередным прерыванием от таймера. По этому прерыванию устройство 1,1 перехо дит на подпрограмму проверки работоспособности и запуска подчиненных устройств 1.21.п, При этом поочередно читаются слова состояния каждого устройства 1.2,. 1,п. Если в слове состояния блока 1, в разряде "Готовность" записана "1", а в разряде "Пуск" - "0", то управляющее устройство 1,1 переходит к анализу слова-состояния блока 1 +1. Если же отсутствует "1" в разряде Готовность" или имеется "1" в разряде 35 "Пуск", то подчиненное устройство считается отказавшим и отключается командой "отключить процессорный блок", После этого управляющее устройство 1.1 останавливает свой таймер и переходит к программе ини циализации системы. При этом осуществляется перераспределение задач для оставшихся процессорных блоков, загрузка данных и программ в эти блоки, Затем осуществляется их запуск, запускается таймер 45 управляющего устройства 1.1, после чегопоследний приступает к выполнению своей основной программы. Если при выполнении подпрограммы по прерыванию от таймера устройства 1,1 устройства отсутствуют, то 50 осуществляется поочередный запуск подчиненных устройств и возврат иэ подпрограммы.Каждое подчиненное устройство1.21.п работает следующим образом.55 В начале каждого системного такта подчиненное устройство 1. ожидает запуска, т.е, анализирует разряд "Пуск" своего слова-состояния (установив единицу в разряд "Готовность" ), При появлении единицы в разряде "Пуск" снимает "Готовность" и"Пуск", после чего оно запускает свой таймер и переходит на выполнение основнойпрограммы, после завершения которой устанавливает в единицу разрядГотовность"слова-состояния,Если управляющее устройство 1 1 выходит из строя, то оно заменяется работоспо,собным, которое находится справа (см. фиг.1) от блока 1 1 (не считая отключенные), Например, если отключенные устройства отсутствуют, то функции управляющегоначинает выполнять устройство 1,2. Этоосуществляется следующим образом,Как показано выше; устройства1,2,. 1.п вначале каждого системного тактаожидают сигнал "Пуск" от управляющего устройства 1.1. При атом, если сигнал не поступает, например, в начале 3-го такта,подчиненное устройство, например 1.К переходит на подпрограмму прерывания отсвоего таймера. При этом происходит выработка сигнала о неисправности управляющего устройства на выходе 23.1.вычислительного блока 16.К (т.е. сбрасывается разряд "Нет управляющего процессо. ра" слова состояния блока Щ при этомуровень логического "0" поступает на тактирующий вход триггера 143 и на вход 22.Кблока 15.К Одновременно, с этим анализируется разряд "УПВ" слова-состояния. Приэтом по отрицательному фронту переключа. ется триггер 34 Лс, на выходе которого устанавливается уровень логической "1".Так как на линии 10 присутствует уровень логического "0", триггер 35 Лс переключается, на соответствующих входахэлементов 38,К 39 ЛК 44.К устанавливаетсяуровень логической 1", После этого на линии10 с выхода буфера 44 Л. формируется уровень логической "1", запрещающий переключение триггеров 35,К всех блоков 1, ( =/ 1,п), и поступает далее на вход 30.1 устройства 1.1, так как триггер 35.1 не может бытьустановлен в единичное состояниет,к. блок1,1 - управляющий, то высокий уровеньформируется на выходе элемента И 39.1 и свыхода 31,1 блока 1 1 поступает нэ вход 30.2блока 1.2,Если этот блок не обнаружил пока неисправности управляющего устройства 1.1,т,е. триггер 35.2 блока 15,2 не установлен вединичное состояние, высокий уровеньформируется с выхода 31.2 на входе 30.3блока 1.3. Этот процесс будет продолжатьсядо первого устройства 1,К, которое обнэружилр отказ управляющего устройства и,следовательно, триггеры 34,К и 35.К которого установлены в единичное состояние. Вэтом случае высокий уровень с входа ЗО.Кесли на линии 9 нет уровня логической "1", что необходимо для исключения одновременного срабатывания двух модулей 15 Л, попадает на вход формирователя 41 ЛК после чего на выходе элемента 41.К формируется импульс, который сбрасывает триггер 34.1 и через буфер 43.М поступает на линию 9.Так как все триггеры 33, ( = 1.п) после начальной установки находятся в нулевом состоянии (на инверсном выходе - высокий уровень), то на входах 28. модулей 11, ( = 2,п) установлен уровень логического "0", который удерживает соответствующие триггеры 33( = 2.п) в нулевом состоянии, На выходе же 28.1 модуля 15,1 - высокий уровень, поскольку он соединен с входом 4 системы.Таким образом, при возникновении первого импульса на линии 9 переключается 10 15 20 триггер 33.1, на выходе которого устанавливается уровень логической "1". Этим же импульсом сбрасываются все триггеры 35, ( = 1;и) на линиях 8 и 10, а также входах ЗОЛ( = 1 й) модулей 15 Л, по окончании импульса на выходе формирователя 41.К и на линии 9 устанавливается уровень логического "0", Если к этому моменту времени есть устройствэ, обнаружившие отказ управляющего блока, т,е. установившие в единичное состо 30 яние триггеры 34. соответствующих моделей 15., то формирование второго и последующих импульсов на линию 9 будет происходитьаналогично первому, Таким образом на линии 9 будет столько импульсов,ли отказ управляющего процессорного блока. В результате этого будут последовательно срабатывать триггеры 34.модулей 11,.Момент отключения управляющего устройства определяется положением перемычки 45 т,е. если перемычка расположена в блоке 1,Ь(45.Ь), то после того как в подчиненных процессорных блоках 40 обнаружат отказ управляющего блока (на линии 9 сформируется Ь импульсов), срабатывает триггер ЗЗ,Ь и с его выхода через перемычку 45.Ь высокий уровень установится на выходе 25.Ь блока 1,Ь, откуда попадает на шину отключения управляющего процессора 5.С входа 24.1 этот уровень логической "1"через формирователь 12,1 поступит на тактирующий вход блока 11.1. В результате на выходе блока 11,1 установится уровень логической "1", при этом устройство 1.1 отключается и на вход 17.2 блока 1.2 поступает высокий уровень, устанавливающий в единицу разряд "УПВ" слова-состояния, устройство 1,2 начинает выполнять функции 35 сколько подчиненных устройств обнаружи 1820391управляющего, В остальных устройствах информационному входу триггера управле.31,п разряды "УПВ" останутся в нуле, . ния и третьему управляющему входу вычисЗти поочередно. анализируют разряды лительного блоа, выход элемента И "Пуск" и "УПВ" своего слова-состояния и ф является выходом признака ведущего устпосле установки разряда "Пуск" в единицу, 5 ройства обработки информации первый инт,е. пасле команды "Пуск" отуправляющего формационный выход вычислительного устройства 1.2, будут выполнять функции, блока подключен к входу синхронизации подчиненных процессорных блоков. Кроме триггера управления,второй информационтого, при отключении устройства 1 Лкак вы- ный выход вычислительного блока подклюполняющега функции управляющего, так и 10 чен к информационному входу первого подчиненного,уровеньлогической "1"с вы-ф . блока отключения, второй управляющий хада блока 11 Л устанавливается на входе вход которого подключен к выходу форми Л и модуля 15 Л. В результате этого сбра- . рователя импульсов; вход которого подклюсываются в йоль триггеры 34 Л и 35 Л и удер- чен к входу признака отключения живаются . в: этом . состоянии, 15 устройства обработки информации, инфорсоответствующий модулю 15 Л не формирует мационные входи-выходы устройства обраимпульсналинию 9,;.;, . ботки информации подключены кЕсли в процессе дальнейшего функцио- информационным входам-выходам вычиснирования системы выйдет из строя устрой- лительного блока, о т л и ч а ю щ а я с я тем, ство 1,2, то оно будет:заменей следующим 20 что,сцелью повышения надежности за счет за ним справа (не отключенным)Если всохранения работоспособности системы системе предусмотрены резервныеустрой- при кратных отказах и сокращения времени ства, то отказавшие могут быть заменены, отключения управляющего устройства при резервными, что не вызывает сйижения разных длинах программ, вь 1 полняемых производительнос и системы,. В случае, ког-, 25 подчиненными устройствами обработки инда резервныеустройства всистемеотсутст- .формации, в многопроцессорной вычисливуют, после очередного. отказа тельной. системе выход признака осуществляется перераспределение задач неисправности и выход признака установки между оставшимися устройствами, при в исходное состояние а-го устройства обраэтом система будет выполнять свои функ ботки информации подключены соответстции, хотя и с.,меньшей. производительно- вейно к управляющему входу и входу стью. начальной установки (а+1)-го устройства обФо рмул а и зоб рете н и я .работки информации, вход начальной уста- Многопроцессорная. вычислительная новки системы подключен к входу система, содержащая Н устройствобработ начальной установки первого устройства ки информации, М устройств ввода-вывода обработки информации, входы отключения и запоминающее устройство, причем ин- и выходы признака отключения всех устформационные входы-выходы всех уст-,ройств обработки информации соединены ройств обработки через системную между собой через системную магистраль магистраль адреса данных подключены к 40 отключения, первые, вторые и третьи управ- информационным входал 1-выходам запоми- ляющие входы-,выходы всех устройств обранающего устройства и всех устройств ввода- ботки информации и первый управляющий вывода, выход признака ведущего а-го . вход первого устройства обработки инфорустройства обработки информации (где мации соединены между собой через сиса=1,Н) подключен к входу признака ве-. 45 темную управляющую магистраль, вход дущего (а+1)-го устройства обработки ин- единичного потенциала системы подключен формации, при этом каждое устройство к входам единичного потенциала всех устобработки содержит. вачислительный блок, ройств обработки информации, при этом в первый блок отключения, триггер управле- каждое. устройство обработки информации ния, элемент И и формирователь импульсов, 50 введен второй блок отключения, а в каждом причем в каждом устройстве обработки ин- устройстве обработки первый информациформации выход триггера управления сое- онныи выход вычислительного блока поддинен с первым управляющил 1 входом ключен к входу синхронизации второго вцчислительного блока и первым управляю- блока отключения, вход признака ведущего щим входом первого блока отключения, вы устройства обработки подключен к первому ход которого подключен к второму управляющему входу второго блока отклю. управляющему входу вычислительного бло- чения, первый, второй и третий выходы кока и первому входуэлемента И, второй вход торого подключены соответственно к которого подключен к входу признака веду- выходу признака неисправности устройства щего устройства обработки информации, к обработки информации, выходу признаканачальной установки устройства обработки информации, выход первого блока отключения подключен к второму управляющему входу второго блока отключения, управляющий вход и вход начальной установки уст ройства обработки информации подключены соответственно к третьему и к четвертому управляющим входам второго блока отключения, первый, второй и третий управляющие входы-выходы которого явля ются соответственно первым, вторым и третьим уп равляющимй входами-выходами устройства обработки информации, вход единичного потенциала устройства обработки информации подключен к входу еди ничного потенциала второго блока отключения, причем второй блок отключения процессора содержит три триггера, два элемента ИЛИ, два элемента И, два формирователя импульса и три буферных элемен та, первый управляющий вход-выход блока отключения подключен к входу синхронизации первого триггера, первому входу первого элемента ИЛИ, первому входу первого элемента И и выходу первого буферного 25 элемента, вторОй управляющий вход-выход блока отключения подключен к первому входу второго элемента ИЛИ, второму входу первого элемента ИЛИ, входу установки в "0" первого триггера и выходу второго бу ферного элемента, третий управляющий вход-выход блока отключения подключен к входусинхрониэации второготриггера и выходу третьего буферного элемента, первый управляющий вход блока отключения подключен к входу первого формирователя импульса, выход которого подключен к информационному входу второго буферного элемента, второй управляющий вход блока отключения подключен к второму входу второго элемента ИЛИ и третьему входу первого элемента ИЛИ. выход которого подключен к входу установки в "1" второго триггера, выход которого подключен к второму входу первого элемента И, информационному входу третьего буферного элемента и первому входу второго элемента И, выход которого подключен к первому вы ходу блока отключения, третий управляющий вход которого подключен к второму входу второго элемента И и третьему входу первого элемента И, выход которого подключен к входу второго формирователя импульса, выход которого подключен к информационному входу первого буферного элемента и третьему входу второго элемента ИЛИ, выход которого подключен к входу установки в "0" третьего триггера, выход которого подключен к информационному входу второго триггера, вход синхронизации и вход единичного потенциала блока отключения подключены соответственно к входу синхронизации и информационному входу третьего триггера, выход первого триггера подключен к второму и третьему выходам блока отключения.1820391Составитель Т, Смирновадактор С, Кулакова Техред М.Моргентал Корректор О. Кравцо аказ 2031 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5нно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10изв