Устройство для управления памятью микрокоманд

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик 1970378 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 12. 02, 81(21) 3275051/18-24 с присоединением заявки М 9(23) Приоритет -С 06 Г 13/06 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОИСТВО ДЛЯ УПРАВЛЕНИЯ ПАМЯТЬЮ МИКРОКОМАНДИзобретение относится к цифровой вычислительной технике и может быть использовано в блоках памяти микро- команд.Известно устройство для управления памятью микрокоманд, входящее в состав процессора и содержащее триггеры условия, расширения ветвления и переполнения, регистры адреса микрокоманды, операндов, общего и специального назначения 1 .Это устройство может работать с переменной системой команд и обладает воэможностью эмуляции, однако ему свойственна большая избыточность,Наиболее близким техническим решением по своей сущности к предлагаемому является устройство для управления памятью микрокоманд, имеющее в своем составе блок памяти с К адреснцми входами, выход которого подключен к регистру микрокоманд, каждый иэ М разрядов которого подключен к первым входам первых Е элементов И, вторые входы которых соединены с (1+ 1) выходом регистра микрокоманд, регистр признаков переходов и регистр кода операции, выходы 1 разрядов которого подключены .н первым входам вторых ) элементов И, вторые входы которых соединены с (+ Э выходомрегистра микрокоманд 2.Недостатком известного устройства является его малое быстродействие, так как, во-первых, при ветвлении микропрограммы по признакамне всегда обеспечивается прямой доступ к требуемой ячейке памяти микрокоманд, и, во-вторых, функциональнаясложность комбинационной части блокаопределения следующего адреса определяет его большее время срабатывания.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем,что в устройство для управления памятью микрокоманд, содержащее регистр микрокоманд, первую группуэлементов И, регистр признаков переходов, регистр кода операции и вторуюгруппу элементов И, причем первыйвход каждого-го элемента И второй группы ( с 1, , ) подклю чен к соответствующему выходу регистра кода операции, вторые входы всехэлементов И второй группы объединены и подключены к (1+2)-му управляющему выходу первой группы управяяЗ 0 ющих выходов регистра микрокоманд, 970378парвнй вход. каждого р -го элеяэнта И первой группы Р = 1, , Е) подключен к соответствующему управляющему выходу первой группы управляющих выходов регистра микрокоманд, вторые входы всех элементов И первой группы объединены и подключены к (уф 1)-му управляющему выходу пер- вой группы управляющих выходов ре" гистра микрокоманд, группа информационных входов которого соединена с группой информационных выходов устройства, тактовый вход регистра микрокоманд соединен с тактовым, входом устройства, вход регистра кода операции соединен с входом кода операции устройства, вход регистра признаков переходов соединен с входом признаков переходов устройства, вторая група управляющих выходов регистра микрокоманд соединена с группой управляющих выходов устройства, введены группа элементов ИИЛИ и группа элементов. ИЛИ, выходкаждого у -го элемента ИЛИ группы= 1, , ) подключен к соответствующему адресному входу группы адресных входов устройства, первый вход каждого элемента ИЛИ группы подключен к выходу соответствующего элемента И первой группы, второй вход каждого элемента ИЛИ группы соединен ,с выходом соответствующего элемента И второй группы, выход каждого Ф-го элемента И-ИЛИ группы У= 1. 1) соединен с третьими входами соответствующих элементов ИЛИ группы, причем число элементов И ИЛИ, И-ИЛИ в группах находится в соотношении1(, первые входы элементов И каждого элемента И-ИЛИ группы подключены к соответствующим выходам регистра признаков переходов, а вторые входы элементов И каждого элемента И-ИЛИ групйы подключены к соответствующим управляющим выходам первой группы управляющих выходов регистра микрокоманд. На чертеже представлена схема уст.ройства.Устройство содержит блок 1 памятирегистр 2 микрокоманд, первую группуэлементов И 3, вторую группу элемен"тов И 4, группу элементов И-ИЛИ Б,группу элементов ИЛИ,б, регистр 7кода операции, группу управляющихвыходов 8 и тактовый вход 9, регистр1 Ц признаков перехода,Устройство работает следующим об"разом.Каждой команде, состоящей из кодаоперации и кода признаков, соответствует определенная последовательностьмикрокоманд, т,е, микропрограмма,хранимая в блоке 1 памяти микрокоманд, Начальный адрес этой микропрограммы определяется кодом операции выполняемой команды, которая хранится на регистре 7 кода операции.Этот начальный адрес снимаетсяс регистра 7 кода операции и черезвторую группу элементов И 4, группу5 элементов ИЛИ б поступает на входблока 1 памяти, выход которого подсоединен к входу регистра 2 микрокоманд (МК) и записывается в негосинхроимпульсом по входу 9,10, С группы управляющих выходов 8микрокоманда подается на исполнительные устройства и управляет их работой. После выполнения каждой МК .Устройство переходит к выполнению следу 15 ющейАдрес каждой МК зависит от содержимого регистра. 2 МК, который определяет, какие из регистров подаютсяна вход группы элементов ИЛИ б ад.ресной сборки памяти. При равенствеединице Е+ 1 разряда МК на вход адрес.ной сборки памяти подаются первыеИ разрядов МК. При равенстве единице 1+2 разряда МК на вход адреснойсборки подается содержимое регистра7 кода операции. При равенстве единице одного из разрядов МК от 1+3до 1 на вход адресной сборки подается соответствующий разряд регистра10 признаков. При этом они могутзаменять от .одного до 1 разрядовадреса МК.Предлагаемое устройство управления памятью микрокоманд может работать в следующих режимах естествен 35 ной адресации; ветвления по отдельным признакам; ветвления по группегФизнаков; выхода на код операции;повторного выхода на код операции.При естественной адресации, адрес,40 следующий МК, в явном виде записанв предыдущей. Это не означает, чтоон формируется по.какому-то закону,например, добавлением единицы к адРесу предыдущих МК, в то же время45 это не означает, что он выбираетсяиз какого-то ограниченного поля памяти; он может быть произвольным изадается первыми 1( разрядами МК.Для:осуществления режима естественнойадресации необходимо, чтобы 1+1 разряд МК принял значение, равное единице, а остальные управляющие разря;ды, т,е, разряды с 1+2 до 1 значение,равное нулю. Необходимо подчеркнуть,что значения разрядов каждой МК задаются при программировании. Припомощи режима естественной адресации задаются адреса большинства МК,т.е, это наиболее часто встречающийся режим.- 60 При работе в режиме ветвления поотдельным признакам младший разрядследующей МК определяется выбраннымпризнаком из регистра 10 признаков,снимаемым при помощи единицы в одном65 из р управляющих разрядов, подава40 Большая гибкость вышеуказанного режима позволяет применять его в различных устройствах и решать многообразные задачи без изменения схемы, Например, данный режим оказывается весьма эффективным при выполнении команд типа условного перехода, в которых обычно кроме кода ф операции используется большое поле дополнительных признаков, определя-, ющих тип условного перехода.Режим ветвления по группе признаков осуществляется подачей соот/емым на вторые входы элементов И первого элемента И-ИЛИ 5 группы.Остальные разряды адреса следующей МК задаются при помощи Е разрядов предыдущей МК, как и при работе в режиме естественной адресации;, 5 При этом первый разряд МК должен быть равен нулю, для того чтобы он не маскировал собой обрабатывающий признак, 1+1 разряд равен единице, а остальные управляющие разряды, 10 т.е. разряды с 1+2 до 1 должны быть равны нулю, кроме одного иэ них, который и определяет обрабатываемый признак. При этом адреса ветвей, на которые выходит микропрограмма, мо" 15 гут находиться в любом месте памяти без каких-либо ограничений, что решает проблему равномерного и полного заполнения блока 1 пам-ки, т.е. емкость памяти используется полностью 20Ветвление по группе признаков позволяет с одной микрокоманды.выходить сразу на несколько ветвей микропрограмм, что значительно ускоряет процесс вычислений, так как поэво" 25 ляет обрабатывать сразу несколько признаков при помощи всего одной МК. При отсутствии такого режима пришлосьбы обрабатывать каждый признак в от дельности, что привело бы к потерям времени и удлинению микропрограмм. Обработка нескольких признаков необходима при выполнении многих задач, в частности, задачи выработки адреса операнда при обращении к оперативному З 5 запоминающему устройству. Обычно адрес операнда вычисляется как сум,ма адресного смещения, задаваемого в команде и содержимого одного или нескольких индексных регистров, Широкое внедрение индексных регистров в современных вычислительных машинах требует задание их номеров в команде при помощи кода дополнительных признаков. В предлагаемом устройстве выход на микропрограмму обработки 45 требуемого индексного регистра из некоторого их числа осуществляется в один прием, что резко повышает скорость вычислений, т.е. в конечном счете быстродействие всей вычисли тельной машины, в которой применяется предлагаемое устройство. ветствующих признаков на вход адреса памяти микрокоманд в качестве адресных разрядов. Признаки поступают на вход блока 1 памяти через элементы И-ИЛИ 5, при появлении единиц в соответствующих управляющих разрядах от 1+2 до 1 микрокомапды. При этом поле кода признаков может быть переменным от 1 разрядов до одного. Остальные разряды адреса блока 1 памяти микрокоманд, при этом можно задавать произвольно, при помощй первых 1 разрядов микрокоманды, причем Е+1 разряд МК должен быть равен единице. Выбранный метод адресации, кроме увеличения быстродействия ЭВМ, з начи тель но упрощает программирование, что в конечном итоге ускоряет разработку, а значит и удешевляет ее.Режим выхода на код операции служит,цля выхода на микропрограммы обработки команд и не требует особых пояснений. Необходимо только указать, что в этом случае первые 3 разрядов адреса равны коду операции команды, а остальные. нули.В режиме повторного выхода на код операции разряды адреса микрокоманды, начиная с 3 +1 до Е,определяются соответствующими разрядами микро- команды. Данный режим необходим для перехода от частей микропрограмм общих для нескольких команд к частям индивидуальным для каждой команды.Использование предлагаемого устройства управления памятьи микрокоманд позволяет повысить быстродействие вычислительной машины на 30-40.Формула изобретенияустройство для управления памятью микрокоманд, содержащее регистр микрокоманд, первую группу элементов И, регистр признаков переходов, регистр кода операции и вторую группу элементов И, причем первый вход каждого сС -го элемента И второй группы (о =1, , 3) подключен к соответствующему выходу регистра кода операции, вторые входы всех элементов И второй группы объединены и подключены к к+2-му управляющему выходу первой группы управляющих выходов регист. ра микрокоманд, первый вход каждого р -го элемента И первой группы ( 9 = 1, , )с) подключен к соответствующему управляющему выходу первой группы управляющих выходов регистра микрокоманд, вторые входы всех элементов И первой группы объединены и подключены к (ЕФ 1)-му управляющему выходу первой группы управляющих выходов регистра микрокоманд, группа информационных входов которого со970378 ВНИИПИ Заказ 8389/60 Тираж писное Филиал ППП "Патент", г.уж ул,Проектна единена с группой информационныхвыходов устройства, тактовый входрегистра микрокоманд соединен с тактовым входом устройства, вход регистра кода операции соединен с входомкода операции устройства, вход регистра признаков переходов соединенс входом признаков переходов устрой"ства, вторая группа управляющихвыходов регистра микрокоманц соеди"нена с группой управляющих выходовустройства, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в него введены группа элементов И-ИЛИ и группа элементов ИЛИ,выход каждого-го элемента ИЛИгруппы ( у =1, , 1) подключен ксоответствующему адресному входугруппы адресных входов устройства,первый вход .каждого элемента ИЛИгруппы подключен к выходу соответствующего элемента И первой группы,второй вход каждого элемента ИЛИгруппы соединен с выходом соответ вующего элемента И второй группы,выход каждого-го элемента И в Игруппыд = 1, , 1) соединен стретьими входами соответствующихэлементов ИЛИ группы, причем число5 элементов И, ИЛИ, И-ЙЛИ в группахнаходится в соотношении 11,первые входы элементов И каждогоэлемента И-ИЛИ группы подключенык соответствующим выходам регистра10 признаков переходов, а вторые входыэлементов И каждого элемента И-ИЛИгруппы подключены к соответствующимуправляющим выходам первой группыуправляющих выходов регистра микро 15 команд.Источники информации,принятые во внимание при экспертизе1. авторское свидетельство СССРМ 526902, кл. 6 06 С 15/06, 1974.2, Березенко А. Н. и др, МикроЭВМ на микропроцессорном наборе, Серия К 589. Микроэлектронная промышленность. 1978, вып. 6.