Устройство для коррекции базовых регистров при стековом распределении памяти

ОПИСАНИЕ ИЗОБРЕТЕН Ия К АВТОРСКОМУ СВИДИИЛЬОВУ Союз СоветскихСоциалистицескихРеслублин(51) М. Кл.т ст 06 Г 13/06 С 06 Г 9/19 присоединением заявкиосудорстоениый иомитеСоовто Мииистроо СССРоо делам изооретенийи открытий(45) Дата опубликования описания 09.07 3) УДК 68 1. 3 25,7 Б, А, Бабаян, Ю. Х. Сахин, Г. ф, Типалин В. А. Крыленко и Е, А. Петрушин 2) Авторы изобретения 1) Заявител УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ПРИ СТЕКОВОМ РАСПРЕДЕ(54 АЗОВЫХ РЕГИСТРОВНИИ ПАМЯТИ Изобретение относится к вычислительной технике,Известно устройство для изменения адресов в стековой памяти, содержащее регистры приема, выдачи, адреса, блок управления и арифметический блок 11.Недостатком известного устройства является большая сложность и невысокое быстродействие.Наиболее близким техническим решением к 10 предложенному изобретению является устройство для коррекции базовых регистров при стековом распределении памяти, содержащее регистр приема, блок формирования связующей информации, блок формирования програмб мной информации, блок управления, арифметический блок, блок базовых регистров, ре гистр выдачи, регистр адреса, вход которого соединен с выходом .арифметического блока, а выход подключен к выходным адрес ным шинам устройства, вход регистра приема соединен со входными информационными шинамИ устройства, входы блока формирова,ния связующей информации подключены к выходам регистра приема, арифметического й блока и блока формирования программной информации, входы которого соединены с выходами регистра приема и арифметического блока, входы которого соединены с вы. ходами блока базовых регистров и блока формирования программной информации, входы блока базовых регистров соединены с выходом регистра приема и выходом блока формирования программной информации, вход регистра выдачи соединен с выходом блока формирования связующей информации, а выход - с выходными информационными шинами устройства, входы блока управления соединены со входными управляющими шинами устройства ц управляющим выходом блока базовых регистров, а выходы - с управляющими входами арифметическото бло. ка, блока формирования программной информации, блока формирования связующей информации, блока базовых регистров, регистра приема, регистра выдачи и регистра адреса.Недостатком известного устройства яьляется низкое быстродействие при коррекции базовых регистров адреса.8Цель изобретения - повышение быстродействия устройства,Поставленная цель достигается тем, чтов устройство введены память состоянияотображения статической цепочки, дешифра 6тор, входной и выходной коммутаторы, причем выход блока формирования программной:информации через после дователъно соединен-ные дешифратор, память состояния отображения статической цепочки и выходнойкоммутатор соединен со входом блока управления, вход памяти состояния отображения статической цепочки через входнойкоммутатор соединен со входом устройства,вход выходного коммутатора соединен с иуправляющим выходом блока базовых регистров,На чертеже представлена схема устройства.Устройство содержит регистр 1 приема, щблок 2 формирования связующей информации, блок 3 формированич программной информации, блок 4 управления, арифметический блок 5, блок 6 базовых регистров, регистр 7 выдачи, регистр 8 адреса, выход- рбной коммутатор 9, память 10 состоянияотображения статической цепочки, дешифратор 11, входной коммутатор 12, входныеинформационные шины 13, управляющиевходные шины 14, выходные информацион- З 0ные шины 15, выходные адресные шины 16.Работа устройства при коррекции статической цепочки происходит следующимобразом.На основании кода операции и управляю- я 5щего слова, поступивших соответственно науправляющие и информационные входные шины 13 и 14 устройства, выбирается соответствующий базовый регистр в блоке 6 ииндикатор памяти 10. Номер регистра и 40индикатора равен уровню запускаемой программы. В базовом регистре записываетсяадрес, содержащийся в Указателе Маркерастека, а в индикатор через коммутатор 12записывается О. Номер уровня уменьшается 45на счетчике номера уровня в.блоке 6 на 1,считывается содержимое -1-го базовогорегистра и сравнивается с адресом, содержащимся в управляющем слове в блоке 6,В -1 й индикатор записывается 1. На ком мутатор 9 поступают сигнал сравнения адресов из блока 6, сигнал сравнения номерауровня запускающей подпрограммы и содержимого счетчика номера уровня, а такжесодержимое индикатора, При наличии сигна- Мла совпадения адресов и сигнала о том,что содержимое счетчика номера уровняменьше номера уровня запускающей процедуры из блока 6, процесс коррекции прекращается. Если содержимое счетчика номе 4ра уровня оказывается больше, то оно опятьуменьшается на 1 и по полученному адресуопрашивается ячейка индикатора, Если в нейзаписана 1, то происходит снова уменьшениесчетчика и опрос индикатора до тех пор,пока содержимое счетчика не станет равнономеру уровня запускающей подпрограммы.Тогда по содержимому регистра отображенияпредыдущего уровня через регистр 8 запрашивается Маркер стека охватывающей подпрограммы. После приема на регистр 1 Маркера стека базовый адрес из него переписывается в базовый, регистр уровня запускающей процедуры, а в индикатор этого жеуровня через коммутатор 12 записывается 1.По этому же адресу запрашивается Маркерстека запускающей процедуры. После приемабазовый адрес из Маркера стека сравнивается в блоке 6 с содержимым базового регистра. При сравнении процесс коррекцииоканчивается. Таким образом, после окончания коррекции в памяти 10 запускаемыйуровень помечен О, а остальные уровни статической цепочки помечены 1. Единица в-ом уровне говорит о том, что+1-ыйуровень согласован с 1 -м уровнем, т.е.эти уровни лежат на одной ветви деревастатических цепочек задачи. Поэтому достаточно проверить содержимое индикаторовмежду уровнями запускающей и запускаемойподпрограмм , Ноль в индикаторе-го уроьцня означает, что 1 -й и 1 +1-й уровни могут быть не согласованы, поэтому при равенстве индикатора 0 происходит запрос заМаркером стека, запись в соответствующийбазовый регистр и индикатор соответственно адреса и 1. Далее коррекция происходитвышеописанным способом,Предложенное устройство для управлениякоррекцией базовых регистров при стековомраспределении памяти позволяет провестианализ состояния базовых регистров и об.наружить среди них те, которые содержатнужную информацию и не подлежат коррекции. Благодаря этому уменьшается числообращений в оперативную память эа информацией на величину, равную количеству базовых регистров, не подлежащих коррекции,т.е. сокращается время на выполнение коррекции и повышается быстродействие устройства. Кроме того, происходит разгрузка очереди обращений в оперативную память.В результате повышается производительностьпо сравнению с известными устройствами.формула изобретенияУстройство рля коррекции базовых регистров при стековом распределении памя/59 Тираж 818 Подписное ПИ Государственного комитета Совета Министров СС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб, д, 4/5э 8 илиал ППП "Патент, г, Ужгород, ул, Проектная, 4 ти, содержащее регистр приема, блок формирования связукхцей информации, блок фор.мирования программной информации, блокуправления, арифметический блок, регистрвыдачи, регистр адреса, вход которого соединен с выходом арифметического блока, авыход подключен к выходным адресным шинам устройства, вход регистра приема соединен со входными информационными шинами устройства, входы блока формирования 10связующей информации подключены к выходам регистра приема, арифметического блака и блока формирования программной иифор.мации, входы которого соединены с выходами регистра приема и арифметического 15блока, входы которого соединены с выходами блока базовых регистров и блока формирования программной информации, входыблока базовых регистров соединены с выходом регистра приема и выходом блока фор ЯОмирования программной информации, входрегистра выдачи соединен с выходом блокаформирования связующей информации, а выход - с выходными информационными шинами устройства, входы блока управлени 3 соеС Мдинены со входными управляющими шинамиустройства и управляющим выходом блока базовых регистров, а выходы - с управляюшими входами арифметического блока, блока формирования программной информации,блока формирования связующей информации,блока базовых регистров, регистра приема,регистра выдачи и регистра адреса, о т -л и ч а ю ш е е с я тем, что, с цельюповышения быстродействия устройства, внего введены память состояния отображениястатической цепочки, дешифратор, входнойи выходной коммутаторы, причем выходблока формирования программной информации через последовательно соединенные дешифратор память состояния отображениястатической цепочки и выходной коммутатор соединен со входом блока управления,вход памяти состояния отображения статической цепочки через входной коммутаторсоединен со входом устройства, вход выходного коммутатора соединен с управляющим выходом блока базовых регистров,Источники информации, принятые во внимание при экспертизе:1, Патент США,38:8,644,кл, 340-172,5, 25,0.".,52. Патент США, М 3737864,кл, 340-172, 16,08,7,