Устройство для управления обращением в оперативную память

Союз Советских Социалистимеских РеспубликОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДВТВЛЬСТВУ ц 641454(22) Заявлено 13,08,76 (21) 2398502/18-24с присоединением заявки 6 Г 13/О Государственнье комет СССР по делам мзабретеихй(23) ПриоритетОпубликовано 05,01.79.Бюллетень1 Дата опубликования описания 07.01,79 53) УДК 681.326(54) УСТРОИСТВО ДЛЯ УПРАВЛЕНИЯ ОБРАЩЕНИЕМ В ОПЕРАТИВНУЮ ПАМЯТЬ теме используется схема управления обращением к оперативной памяти, в которой каждый процессор должен постепенно ото слеживать всю картину состояния всех блоков ОП, что связано с дополнительными затратами оборудования и появлением дополнительных связей в системе и, кроме того, в системе всегда остается возможность конфликтных ситуаций с возможностью нескольких одновременных обращений к одному блоку ОП.В подобной ситуации запрос, выстав.ленный на входной регистр обращения к ОП в каждом процессоре, в общем случае должен храниться на нем до тех пор, пока из ОП не поступит сигнал о том, что, запрос принят в соответствуюшем блоке ОП и будет удовлетворен, При этом значительно снижается пропускная способность канала связи каждого процессора 20с ОП системы.Из известных устройств наиболее близк по технической сушности к изобретению является устройство для управления им Изобретение относится к вычислительной технике и может быть использовано для организации управления обращением к оперативной памяти (ОП) процессоров в многопроцессорной системе.Использование в современных быстродействуюших вычислительных системах "магистрального принципа выполнения команд и совмещения времени работы блоков оперативной памяти накладывает особые требования на структуру устройств управления оперативной памятью (УУОП),В связи с необходимостью осушествления предварительной выборки команд и операндов УУОП содержат быстродействуюцтие буферные регистры с ассоциативной выборкой, в которые заносится предварительно выбираемая из ОП информация, поступаюшая из равных одновременно работаюших блоков ОП.Известна вычислительная система 1, содержашая ряд центральных и периферийных процессоров и оперативную память, состоящую из нескольких блоков, В сисН. СухкАи ОС Сердюковеобращением в оперативную память, которое содержит регистр обращения к памяти, узлы ответа, адресные регистры, входы которых подключены к выходу коммутатора 2 ,5В таком устройстве применены счетчики цикла памяти, и очередное обращениене может поступить на выходной регистр,пока счетчик необходимого для него блокаотсчитывает цикл, т.е. блок занят. Каждый новый запрос, поступивший на выходной регистр, занимает соответствующийблок ОП и запускает его счетчик цикла,Адрес очередного обращения к ОП отодного иэ запросчиков: буфера операндов, 5Фбуфера команд или буфера записи в соответствии с приоритетом и при условиисвободы соответствующего блока ОП поступает на регистр обращения к ОП и снего на регистр адреса одного из блоков 20ОП. При этом запускается соответствующий этому блоку счетчик цикла, блокирующий обращение к данному блоку до концаего работы. Если имеются обращения кдругим блокам ОП, которые в это время 25свободны, то они проходят на регистр обращения к ОП и с него на свои блоки,запуская соответствующие счетчики цикла.При такой органиэации всегда известно,по состоянию счетчиков, какие блоки ОП ЗОзаняты, и адрес очередного обращенияможет поступить на регистр обращениятолько при условии свободы необходимогоему блока ОП.Поэтому, если адрес обращения поступил на регистр обращения, то 35обязательно через строго фиксированныйпромежуток времени запрос на обращениебудет удовлетворен,Однако подобное решение снижает пропускную способное.ь канала связи процессора с ОП и степень использования оборудования оперативной памяти.Целью изобретения является увеличение пропускной способности и повышениеэффективности использования оборудования.45Поставленная цель достигается тем, чтов устройство введены блоки хранения очереди запросов, хранения таблицы занятости, приоритетного выбора запросов, фор 50мирования запросов, управления приемомзапросов, дешифратор, узел сдвига, регистр выдачи, группы элементов И, элемент ИЛИ, причем первый выход регистра обращения к памяти подключен к пер 55вым входам первой группы элементов И,ко вторым. входам которых подключенысоответственно выходы элементов И второй группы, выходы элементов И первой группы соединены со входом блока .хранения очереди запросов, первый выход которого через последовательно соединенные третью группу элементов И, элемент ИЛИ и регистр выдачи подключен к входу коммутатора, второй выход блока хранения очереди запросов, подключен к первому входу блока формирования запросов, второй вход которого соединен с выходом блока хранения таблицы занятости, а выход подключен ко входу дешифратора и к первым входам узла сдвига и блока хранения таблицы занятости, второй вход которого соединен с выходом узла сдвига, второй вход узла сдвига подключен к первому выходу блока управления приемом запросов, второй выход которого подключен к первым входам элементов И второй группы, вторые входы которых соединены соответственно с выходами блока приоритетного выбора запросов, а выходы - подключены к первым входам блока приоритетного выбора запросов и блоке управления приемом запросов, вторые входы которых соединены соответственно со вторым выходом регистра обращения к памяти и с выходами узлов ответа, выход дешифратора соединен с соответствующими входами элементов И третьей группы.Схема устройства представлена на чертеже, где обозначено: регистр обращения к памяти 1; адресные регистры 2; группа элементов И для выдачи кода адреса обра.щения в ОП 3; кабели связи процессора с ОП 4; группа элем.нтов И для приема кода в буфер запросов 5; блок .хранения очереди запросов 6; группа элементов И для приема на регистр выдачи 7; регистр выдачи 8; узлы ответа о приеме запроса на обслуживание в блок ОП 9; блок управления приемом запросов 10; блок приоритетного выбора запросов 11; группы разрядов 12 регистров блока 6, указывающие номер блока ОП, к которому должно быть обращение от дачного запроса, блок формирования запроса 13; блок .хранения таблицы занятости 14; узел сдвига 15; дешифратор 16; элемент ИЛИ 17; группа разрядов 18 регистра 1, характеризующая тип обращения к ОП; группа элементов И 19 для выработки сигнала управления приемом в регистры блока 6.Работает, устройство следующим образом,Код адреса очередного запроса к ОП с регистра 1 поступает на один из регистров блока хранения очереди запросов6. Определение регистра, на которой осу шествляется прием очередного запроса, производится на основе анализа типа обращения, определяемого. кодом группы разрядов регистра 1, состоянием блока 11 и состоянием блока 10. Запросы, при нятые на регистры блока 6 поступают ца блок 13, формирующий на основаниц приоритетов запросов и посостоянию блоков ОП занятым ранее данным процессором запрос к ОП, что определяется таблицей блока 14. Этот запрос через дешифратор 16, группу элементов И 7 и элемент ИЛИ 17, подключает к регистру 8 один из регистров блока 6 хранения очереди запросов, определяемый блоком 13. 15Одновременно устанавливают в 1 триггер занятости блока ОП, к которому адресован запрос, а номер блока ОП постутупает на вход временного имитатора обращения к ОП, который связан со ьходами (О установки в "О" всех триггеров блока 14 хранения таблицы занятости.Код на регистре 8 выдерживается минимальное время, необходимое для его приема в блок ОП при, ,условии его сво боды, затем на регистр 8 выставляется следующий по приоритету запрос, сфор- мированный блоком 13. Если через строго фиксированное время от блока ОП це поступает ответа о принятии запроса, вы- ЗО ставленного на регистр 8, такой запрос считается неудовлетворительным, триггер занятости его блока, установленный ранее в "1", устанавливается узлом 15 в О, запрос формируется снова блоком 13 и 35 процесс повторяется, Если запрос ца обращение принят блоком ОП, т,е, через фиксированное время после выдачи его ца регистр 1 от блока ОП из узла 9 приходит подтверждение о его исполнении, то 0 по истечении цикла ОП узел 15 осушествляет сброс триггера таблицы блока 14, соответствуюшего данному блоку ОП. Кроме того, по сигналу от узла 9 через блок 10 осуществляется освобождение регистра блока 6, обращение которого находится в стадии исполнения блоком ОП. Таким образом, каждое обращение, периодически поступает на кодовые шины обрашения к ОП, занимая их и регистр 8 ца ко О роткое время, до тех пор, пока не окажется свободным блок ОП. формула изобретения55Устройство для управления обращением( в оперативную память, содержа(щее регистр обращения к памяти, узлы ответа,адресные регистры, входы которых подключены к выходу коммутатора, о т л ич а ю ш е е с я тем, что, с цельюувеличения пропускной способности и повышения эффективности использованияоборудования, в него введены блоки .хранения очереди запросов, .хранения таблицы занятости, приоритетного выбора запросов формирования запросов, управления приемом запросов, дешифратор,узел сдвига, регистр выдачи, группы алеэлементов И, элемент ИЛИ, причем первый выход регистра обращения к памяти подключен к первым входам первойгруппы элементов И, ко вторым входамкоторых подключены соответственно выходы элементов И второй группы вы.ходы элементов И первой группы соединены со входами блока .хранения очереди запросов, первый выход которого через последовательно соединенные третьюгруппу элементов И, элемент ИЛИ и ре"гистр выдачи подключен кс входу коммутатора, второй выход блока храненияочереди запросов подключен к первомувходу блока формирования запросов, второй вход которого соединен с выходомБлока хранения таблицы занятости, а выход подключен ко ьходу дешифратора ик первым входам узла сдвига и блокахранения таблицы занятости, второй входкоторого соединен с выходом узла сдвига, второй вход узла сдвига подключенк первому выходу блока управления преемом запросов, второй выход которогоподключен к первым входам элементовИ второй группы, вторые входы которыхсоединены соответственцо с выходамиблока приоритетного выбора запросов, авыходы подключены к первым входамблока приоритетного выбора запросов иблока управления приемом запросов, втйрые входы которых соединены соответст=венно со вторым выходом регистра обрещения к памяти и с выходами узлов ответа, выход дешифратора соединен с соответствующими входами элементов Итретьей группы. Источники информации, принятые вовнимание при экспертизе:1. Патент США Мо 3905023,кл. 340-172.6, 235-153 АР,кл. (06 Г 11/06; б 06 Г 15/16,1 975.2. Королев Л. Н, Структуры ЭБМи их математическое обеспечение, М641454 Составитель А. ЖереноТехред Н. Лнпрейчук Корректор А. Гриценко Редактор В, Лукин аказ 7515/4 иал ППП Патент, г. Ужгород, ул. Проектная, 4 5 Тираж 773 ИИПИ Государственног по делам изобретений 3035, Москва, ЖПодписноекомитета СССРи открытийРаушскаи наб., д, 4/5