Процессор дискретного косинусного преобразования

(я)5 О 06 Е 15/332 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Л,Рабинер, Б,Гоулд. Теория и применение цифровой обработки сигналов, ММир, 1978.Авторское свидетельство СССР Ь 1101835, кл, 6 06 Р 15/332 1, 962 Изобретение относится к вычислительной технике и может быть использовано при спектральном анализе.Дискретное косинусное преобразование (ДКП) описывается формулой М У (к) =-фх (п)сов -- 2 я-) - ,К=О, й 1-1, (1)где т(К) - значение ДКП,с(К) = /2 для К= 02 для К,2,.И й - размер преобразования,Х (и) - входные отсчеты сигнала,Вводя значения с(К)/М под знак суммы,можно переписать выражение как суммувзвешенного ряда входных отсчетов сигналаЯ У(К) =,Г Х(п) Ю (п,К) (2)п=ОУ (К) - значение ДКП;И - размер преобразованиявЖ ао 1702388 А 1(54) ПРОЦЕССОР ДИСКРЕТНОГО КОСИНУСНОГО ПРЕОБРАЗОРАНИЯ(57) Изобретение относится к вычислительной технике и цифровой обработке сигналов и может быть использовано при спектральном анализе сигналов. Цель изобретения - повышение быстродействия. Цель достигается за счет того, что процессор содеожит генератор 1 тактовых импульсов, счетчик 2, сумматор 3, коммутатор 4, регистры 5,6, блок 7 памяти, блок 3 постоянной памяти, умножитель 9 и накапливающий сумматор 10, 1 ил. Х(п) - водные отсчеты сигнала,Вф,К) = /2/й для Кк 2 п+ 1) К К=1,2 М.Целью изобретения является повышение быстродействия.Структурная схема устройства представлена на чертеже.Процессор дискретного косинусного преобоазования содержит генератор 1 тактовых импульсов, счетчик 2, сумматор 3, коммутатор 4, регистры 5 и 6, блок 7 памяти, блок 8 постоянной памяти, умножитель 9 и накапливающий сумматор 10.устройство работает следующим образом,Первыеи последние . разрядов счетчик,)(-092 й) указывают соответственно значения и и К формулы (2), Для каждого значения в счетчик 2 по тактовому сигналу от генератора 1 пробегает все значения и от 0 до М, выбирая через регистр 5 из блока1702388 оставитель А.Барановехред М,Моргентал Редактор Е,Зубието рректор А.Осауленко Заказ 4544 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская нэб., 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 7 памяти последовательно все й значений Х(п), предварительно занесенные в блок 7 памяти. В начале каждого такого цикла из И тактов под действием управляющих сигналов с выхода генератора 1 накапливающий 5 сумматор 10 обнуляется, а новое значение К со счетчика 2 через коммутатор 4 записывается в регистр 6. В последующие такты коммутатор 4 переключается и в регистр 6 в каждом такте записывается уже сумма 10 предыдущего значения регистра 6 и удвоенного значения К (благодаря подключению 1:разрядов значения К со счетчика 2 к первому входу сумматора 3 со смещением на 1 разряд, т.е. начиная с разряда 1 и кончая 15 разрядом +1). Таким образом, в регистре 6 по мере поступления тактового сигнала с тактового выхода генератора 1 будут записываться значения (К+2 Кп), которые соответствуют номерам выбираемого из блока 8 20 памяти значения коэффициента ЧЧ(п,К), В умножителе 9 выбранные значения Х(п) и Щп,К) перемножаются и складываются в накапливающем сумматоре 10 с текущим значением суммы произведений. К концу 25 цикла из й тактов в накапливающем сумматоре 10 накапливается сумма, равная У(К). После этого изменяется значение К в счетчике 2 и начинается новый цикл вычисления,Формула изобретения 30 Процессор дискретного косинусного преобразования, содержащий накапливающий сумматор, умножитель, блок памяти, блок постоянной памяти, первый регистр, сумматор, счетчик и генератор тактовых им пульсов, первый выход которого подключен к входу управления записью/считыванием блока памяти, тактовым входам первого регистра накапливающего сумматора и счетному входу счетчика, первый выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу первого регистра, выходы блока памяти и блока постоянной памяти подключены соответственно к первому и второму входам умножителя, выход которого подключен к информационному входу накапливающего сумматора, выход которого является информационным выходом процессора, второй выход генератора тактовых импульсов подключен к входу обнуления накапливающего сумматора, о т л и ч а ю щ ий с я тем, что, с целью повышения быстродейтсвия, в него введены второй регистр и коммутатор, выход которого подключен к информационному входу первого регистра, выход которого подключен к адресному входу блока постоянной памяти, второй информационный выход счетчика подключен к информационному входу второго регистра, выход которого подключен к адресному входу блока памяти, первый информационный выход счетчика подключен к первому информационному входу коммутатора, второй информационный вход которого подключен к выходу сумматора, первый и третий выходы генератора тактовых импульсов подключены соответственно к тактовому входу второго регистра и управляющему входу коммутатора.