Устройство для выполнения арифметических и логических операций

ОП ИСАНИНА. ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДВТВЛЬСТВУ Союз СоветснихСоциалмстнцесннхРеспублин ь 674017% 5383623/18-24 т,) 24625 М. КлО 06 Р 7/38 с присоединением заявки И Гавудерствеияюй квмктет СССР в делен иэвбретеияй и вткрытий(71) Заявитель 54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ АРИФМЕТИЧЕСКИХ И ЛОГИЧЕСКИХ ОПЕРАЦИЙ рациймутато 1Изобретение относится к области вычислительной техники.По основному авт, св. Ло 538362 известно устройство для выполнении ариф.метических и логических операций, содержащее сумматор, блок логических опера ций, выходной коммутатор, сдвигатель комбинационнот о типа, преобразователь хода и блок управления, причем выход выходного коммутатора является выходом устройства, первый вход вь 1 ходного ком- та мутатора соединен с выходом блока логь- ческих операций и первым. входом сумматора, а второй - с первым выходом сумматора, вход преобразователя кода под,ключен к первому входу устройства, а выход - к второму входу сумматора и первому входу блока логических операций, первый, второй и третий выходы блока управления соединены соответственно с управляющими входами сумматора, блока логичесхих операций и преобразователя кода, четвертый и пятый выходы блока управления соединены с управляющими входами выходного коммутатора, первый вход блока управления соединен с вторым входом устройства, а второй - с вторым выходом сумматора; устройство кроме того, содержит блок формирования маски, дополнительный сумматор и вычитатель, первые входы которых объединены и под 1 ключены к третьему входу устройства, уп , равляющие входы вычитателя и блока формирования маски связаны с пятым и шестым выходами блока управления, выход дополнительного сумматора подключен к второму входу блока формирования маски, выход которого подключен х второму входу блока логических операций, и треть му входу выходного коммутатора, чет вертый вход которого соединен с выходом преобразователя кода, выход вычитателя соединен с первым входом сдвитателя, второй вход которого подключен к шестому входу устройства, а выход - к третьему входу блока логических опи пятому входу выходного к: В известном устройстве вырабатывается недостаточное количество признаковрезультата операций над полями. Этипризнаки используются для реализацииоператоров ветвления (операций условнойпередачи управления) в алгоритмах задач,решаемых устройством обработки информации, в состав которого входит такое устройство для выполнения арифметическихи логических операций, При выполнении 1 оопераций над числами с форсированнойзапятой, представленными в дополнительном коде (значение знака числа указывается в старшем разряде), обычно формируются следующие признаки результата:признак 3 - значение знакового (старшего) разряда -результата;признак 2 - признак нулевого значения результата (все раз-ряды результата имеютнулевое значение);признак С - признак расширения, определяемый значением сиг, 5нала переноса из старше-го разряда при выполненииоперации сложения надоперациями,признак М - признак переполнения, ко 30торый принимает единичноезначение, если при сложении чисел имеется переносв знаковый разряд и отсут.ствует перенос из знаково-:;го разряда (складываютсядва положительных числа),либо отсутствует переносв знаковый разряд и имеется перенос из знакового40разряда (складываются дваотрицательных числа).Иэ всех указанных признаков в известном устройстве аппаратурно вырабатывается только признак С(на втором выходе45сумматора). Значения остальных признаков могут быть получены на основе этогопризнака в результате выполнения дополнительных операций в устройстве (реализации доподнительных циклов передачи ин-.50формации через устройство) . Это требуетдополнительных затрат времени и, следовательно, снижает быстродействие устройства.Целью изобретения является повышение55быстродействия.Это достигается тем, что предлагаемоеустройство содержит сумматор по модулюдва, блок элементов И, дешифратор, пер 4вый и второй коммутаторы, причем первая группа входов элементов И подключена к выходам блока формирования маски,вторая группа входов блока элементов Иподключена к выходам выходного коммутатора, вход дешифратора подсоединен квыходу блока формирования маски, а выход дешифратора соединен с первыми входами первого и второго коммутаторов,вторые входы которых соединены соотвечственно с выходом выходного коммутатора и с третьим выходом сумматора, вхо-.ды сумматора йо модулю два связаны соответственно с выходом второго коммутатора и вторым выходом сумматора, выходы блока элементов И, первого коммутатора, сумматора по модулю два, второйвыход сумматора подключены к выходамустройства.На фиг. 1 изображена схема предлагаемого устройства; фиг. 2 поясняетпринцип его работы.Устройство для выполнения арифметических и логических операций (фиг. 1)содержит сумМатор 1, блок логическихопераций 2, выходной коммутатор 3,сдвигатель комбинационного типа 4, преобразователь кода 5, блок управления 6,блок формирования маски 7, дополнительный сумматор 8 вычитатель 9, блокэлементов И 10, дешифратор 11, первыйкоммутатор 12, второй коммутатор 13сумматор по модулю два 14,Устройство обеспечивает выполнение.Аарифметических и логических операций наддвумя информационными полями, расположенными в словах А и А . Разрядностьслов п 1 = 2, причем нулевой разрядстарший, а (в -1)-й разряд - младший,Информационное поле в слове А задается двумя параметрами: базой , определяющей положение первого элемента(бита) поляи длиной 1 , соответсчвующей количеству элементов в поле,уменьшенному на единицу. Аналогичнымобразом положение поля в слове А 2 задается базой Ь . Параметродинаковдля обоих полей. Сдвигатель 4 комбинационного типа обеспечивает быстрый сдвигчисла А, с целью выравнивания положения полей в словах А и А . Сдвигатель 4 осуществляет циклический сдвигслов только влево, Если 6Ь 2то величина сдвига С = 61 - Ь 2 . ЕслиЬ 4 Ь 2 , то следует произвестисдвиг вправо на величину с = 6 - Ьчто эквивалентно сдвигу влево на величину с =м-(Ь 2- Ь)щгп+ (Ь, - Ьр). На5выходе О разрядного вычитателя 9 формируются разность ( ) - Ь ), либо дополнительный код числа Ь Блок 7 формирования маски обеспечивает выработку, Щ - разрядноГО дВОичнОГО слоВа 5 М, содержащего единственную группу символов "1", в которой отсутствуют символы 0" (например слово 00111100). Положение группы символов "1 в маске определяется адресами начальной ( а)4) и конечной (О) единиц ( Отсчет позиций производится слева направо). Значения ци о, 04 дн,а 4 т- поступают на входы блока 7 со входа устрой ства и с выхода й - разрядного допол 15 нительного сумматора 8, соответственно. На входы этого сумматора подаются параметры Ь и. Преобразователь 5 кода обеспечивает формирование на своем выходе прямого или обратного кода числа АКо входам блока 2 логических операций подключены выходы блока 7 формирования маски, сдвигателя 4 и преоб 25 разователя 5 кода. На выходе этого блока вырабатывается слово Ь, причем значения сигнала Я на выходе ) - го разряда формируются в соответствии с одной из шестнадцати логических функцийИ .30от аргументов о и о) ( К -сиг-нал на выходе-го разряда сдвигателя4, о.; - сигнал на выходе ) -го разряда преобразователя 5 кода) при единичд ном значении сигнала на выходе 4 -го разряда блока 7 формирования маски351)Вид лоГическойфункции определяется сигналами из блока 6 управления, Если 0 - "О , то на выходе ) -го разряда блоха 2 всегда40 формируется сигнал "1 О =1), Блок 2. логических операций подсоединен своим выходом к первому входу сумматора 1, на второй вход которого подается число с выхода преобразователя 5 кода. Из блока 6 управления возможна подачасйгнала р переноса в младший разряд сумматора 1.Выходной коммутатор 3 обеспечивает. формирование на выходе устройства резуль, тата К выполнения операций. На входы , этого коммутатора поступают сигналы,44 уА, А;и 8; ( выходной1сигнал разряда сумматора 1). На выходах тех разрядов коммутатора 3, для которых р: О ., формируются сигналы, соответствующие определенной логической функции от аргументов с, и а(. (вЧ частном случае это могут быть логиче 6ские константы "0" или "1). На тех выходах коммутатора 3, для которых )04=1, формируется результат выполнения заданной арифметической или логической операции над полями.На входы элементов И блока 10 постуфпают маска М с выхода блока 7 и результат й с выхода коммутатора 3. На выходе блоха 10 вырабатывается значение признака Е нулевого значения информации в зоне слова Я, которая соответствует положению группы символов "1" маски, Работа блока 10 определяется логическим выражениеми)- )и-)=,л фмр)=л (р; ):у р.,)с где 3 - значение ) -го разряда словай .Дешифратор 11 вырабатывает Ю-разрядное слово 2 в коде "1 из Я " на основании значения разрядов маски М. Положение единственной единицы в слове О совпадает с:положением крайней слева единицы в маске М, т. е. с положением старшего (знакового) разряда поля, соответствующего результату выполнения операдии над полями в слове й . Значения сигналов д; на выходах дешифратора 11 декодирования формируются в соответствии с логической формулойДешифратор может быть выполнен также в виде классического дешифратора (преобразователя П - разрядного кода в код "1 иэ Ю " разрядности М -"Ь ), на вход которого подается адрес аИ начальной единицы маски М. Значение а,вырабатывается на одном из входов блока 7 формирования маски.Первый коммутатор 12 обеспечивает формирование признака б . На один из входов этого коммутатора подается ре-. зультат операции В . Другой вход подсоединен к,выходу дешифратора 11. Значение сигнала 5 на выходе коммутатора 12 определяется логическим выражением,Я Ь=,Ч,) У.1=0Второй коммутатор 13 по пос)роению аналогичен первому коммутатору 12. Его входы связаны с выходом блока 11 дек- дирования и с третьим выходом сумматора 1, на котором формируются сигналы Рг, , Рп 1 1 переноса. Сиг64 О 17 нал переноса иэ -го разряда сумматора формируется в соответствии с формулой11Д а 9 Л Р 1 О 1 гг) 2, И) причемю 1 гп-1 п 1- где Р - перенос в младший разряд сумматора, поступающий из блока 6управления.- 1 ОЛогическое выражение для сигнала Р1 на выходе второго коммутатора 13 определяется логическим выражение 8ложение поля определяется базой Ь " 9 Второе поле слово А 2 содержит отрицательное число 4 (число представлено в дополнительном коде). Положение поля определяется базой Ь 2=4. Очевидно, что в рассматриваемом прил 1 ере 1 =-4. Параметры 60,Ь и Е, операнды А 20 2А и соответствующий код операции КО поступают на входы устройства. На выходе вычитателя 9 формируется значение параметра С Ь 0 - о 2- 5, .обеспечивающее сдвиг влево слова А и выравнивание положения обрабатываемых полей, формируемые в данном случае значения раэря дов слов М и Ц указаны на фиг. 2.Следовательно, значение сигнала Р1 соответствует значенщо сигнала переноса из разряда сумматора, непосредственно20 следующего эа старшим (знаковым) разрядом поля, которое является результатом выполнения заданной операции.При выполнении арифметическйх операций над полями значения сигналовна выходах тех разрядов блока 2 логических операций, для которых р = 0 , опре"0 . 1деляется логический функцией неравнознач- НОСТИ (3, 000 У А0 1 )На тех выходахблока 2, для которых Я 1 = О , устанавливается сигнал "1" (Л 0 =1). Из выражения (1) Следует, что сигнал переноса из разряда сумматора 1, соответствующего положению старше-. го разряда результирующего поли, рас 35 пространяется до выхода переноса из нулевого (старшего) разряда этого сумматора (второй выход сумматора), так как для старших разрядов сумматора, не относящихся к результирующему полюс 4 о 3. =1 . Таким образом, на втором вы 0ходе сумматора 1 всегда вырабатывается значение признака С результата"вйполнения арифметических операций над полями,Ко входаМ сумматора по модулю два 45 14 подключенывыход втброго коммутатора 13 (отсюда поступает сигнал Р ) и второй выход сумматора 1 (здесь формируется признак С). На выходе сумматора по модулю два 14 формируется значение признака У"-йереЪолйеяИГЪ - собтветст-"вии с выражением; Работу устройства рассмотрим на примере выполнения операции сложения двух пятираэрядных полей (фиг. 2). В первом поле (слово А( ) задано положительное число 5 (старший разряд - знаковый), ПоРД Р 5 Рб ) 1 88 1 4 Здесь же приведены значения разрядов слова 4 . При выполнении операции сложения полей сигналы переноса =Р ч 0=1 В результате выполнения заданйой ойерации получается положительное число 1, В остальных разрядах слова результата Я для рассматриваемого примера сохранены зйаченйя соответствующих разрядов слова А (поля А и А ). Признаки результа 1 Ита имеют следующие значение1С=9=1,р=рз8 р 4=0 2=077=0В предлагаемом устройстве обеспечивается одновременное формирование результата выполнения операции над полями и значений признаков Е , Ь , С , Ч для этого результата, Это приводит к повышению производительности предлагаемого устройства в основном, по двум причйнам. В устройстве по авт. св. Л 11 538362 значения признаков 2, С и У получаются на основе признака С (второй выход сумматора 1) в результате выполнения дополнительных операций в устройстве. Значение признака 2. вырабатывается на втором выходе сумматора, если из нулевого числа вычесть результат выполнения операции над полями (единичное значениеформируется при нулевом результате операции), Значение признакаможет быть получено на втором выходе сумматора-при выполнении дополнительной операции сложения знакового (старшего) разряда результирующего поля с единицей (единичное значение Ь формируется при единичном значении знакового разряда), Для получения значения признака У переполнения следует выполнить последовательность из 4-5 дополнительных операций (например, значение б можно определить6740 Х 710Формула изобретения Фиг.г ЦНИИПИ 079/48Тираж 779 Подписн атентф, г, Ужгород, ул, Проектная, 4 иал П программным способом на основе логического выражения Уд(Х,Ю Ц) (КОЗ )(где Х ,О . ц- значения старц 1 их (знаковых) разрядов соответственно первого операнда, второго операнда и резуль тата, а через 9 обеспечена логическая операция неравнозначности), Выполнение дополнительных операций в известном устройстве требует дополнительных затрат времени и, следовательно, снижает бысъ родействие устройства.Если требуется выполнить ветвление в программе (микропрограмме) по значению не одного, а нескольких признаков из мноиества (е В, с;Ч, то в известном устройстве последовательно вы- полняется несколько команд (микрохоманд) передачи управления, каждая из которых обеспечивает ветвление только по одному признаку. В предлагаемом устройстве ветвление может быть выполнено по состоянию нескольких (и даже всех) признаков в одной команде (микрокоманде) условной передачи управления.Следовательно использование предлагаемого устройства улучшает один из основных технихо-экономических показателей ЦВМ - производительность. Устройство для выполнения арифметических и логических операций по авт. св. 538362, отличающееся тем, что, с целью повышения быстродей-, ствия устройства, в него введены сумматор по модулю два; блок элементов И, дешифратор, первый и,второй коммутаторы, причем первая группа входов элементов И подключена,к выходам блока формирования маски, вторая группа входов блока элементов И подключена к выходам выходного комйутатора,вход дешифратора подсоединен к выходу блока формирования маски, а выход дешифратора соединен с первыми входами первого и второго коммутаторов; вторые входы которых соединены соответственно с выходом выходного коммутатора и с третьим выходом сумматора, Входы сумматора по модулю два соответственно связаны с выходом второго коммутатора и вторым выходом сумматора, выходы блока. элементов И, первого коммутатора, сумматора по модулю два, а также второй выход сумматора подк 1 ПоЧены к; выходам устройства.