Стаскявичюс

Номер патента: 710045

Опубликовано: 15.01.1980

Авторы: Киселюс, Мецаев, Стаскявичюс

МПК: G06F 11/00

Метки: логических, схем

...уровней сигналов подсоединен к входу уп" равляющей вычислительной машины, причем вход дешифратора подключен к выходу первого регистра, а выход - к одному иэ входов второго регистра и к третьему входу блока считывания.На чертеже изображена блок-схема системы, содержащая преобразователи 1 уровней сигналов, блок управления 2, регистр 3, дешифратор 4, блок считывания 5, регистр б , коммутатор 7, блок компараторов 8, блок анализа 9, вычислительную машину (ВМ) 10 и контролируемую логическую схему 11. Система работает следующим образом. По командезаписьсодержимое сумматора ВМ 10 с номером входного вывода и кодом логического значения, подаваемым на этот вход, записывается в регистр 3. После дешифратора 4 логическое значение...