Способ проверки логических устройств на схемах с имиттерно связанной логикой

Номер патента: 687417

Авторы: Григорьян, Караханьян, Мкртумян

ZIP архив

Текст

) Дополнительное к авт. свид-ву(2 влено 14. 12.76 (2) 2430353/ 6 01% 31/ исоединением заявки,% ГвсудвРстннннье ивет СССР нб днлнм н 306 РВтаннй н еткритнй23) Приорит бликовано 25. 09.79, Бюллетень М 3 та опубликования описания 30,09,79(54 ОБ ПРОВЕРКИ ЛОГИЧЕСКИХ УСТРОЙЭМИТТЕРНО-СВЯЗАННОЙ ЛОГИКОЙ НА СХЕМА зобретение относится к электрольной технике и может использиспытании устройств с эмиттерной логикой. изме- оватьс призанн Известны способы диагностического контроля устройств телемеханических сисем, основанные на подаче на входы устройств определенных тестов, проведении проверок над диагностируемым устройством и анализе результатов каждой проверки 1.Недостаток таких способов - сность процесса контроля.Известны также способы проверки логических устройств типовых элементов замены, основанчые на подаче набора тестовой дискретной информации и сравнении выходной инФормации с эталонной 21.Недостаток указанных способов заключается в сложности процесса контроля.Цель изобретения - упростить процесс ложпособе эмитте онтроля. Это достигается тем, что роверки логических устройстно-связанной логикой, основанном на подаче двоичной информации на входы испытуемого устройства исравнении выходной информации с эталонной, на выходыиспытуемого устройства подают низкий 5логический уровень и по результируюшемусигналу судят о годности устройства,На чертеже изображена структурнаясхема устройства, поясняюшвя предлагве- Омый способ проверки.Устройство состоит из проверяющегоблока 1 и проверяемого блока 2.Блок 1 имеет выходы 3-10; блок 2 выводы 11-18, при этом выводы 1.1 и15 являются вь 1 ходами, в остальные - 5входами. При проверке все выходы проверяюшего блока 1 соединяют с выводами блока 2: выход 3 с выводом 11, 4-с12, 5-с 13, 6-с 14, 7-с 15, 8-с 16, 209-с 17 и 10-с 18, и по испытательнойпрограмме (вручную или автоматически)подают дискретичную двоичную информацию, причем на выходь 1 11. и 15 блока2 подают низкий логический уровень.э 8Низкий логический уровень обеспечивается через псевдоэлементы 19 и 20 (" монтажное И для высоких уровней), образующиеся соединениями выхода 11 блока 2 с входом 21.псевдоэлемента 19, вход 22 которого соединен с выходом 3 блока 1, выхода 15 блока 2 с входом 23 псевдоэлемента 20, вход 24 которого соединен с выходом 7 блока 1,Далее приведены таблицы истинности псевдоэлементов 19 и 20 соответственноРезультирующая информация на связан ных между собой выводах (выход проверяющего - выход проверяемого) при этом опре деляе тся состоянием выходов 1 1 и 15 проверяемого блока 2, Полученную на выходах проверяемого блока 2 результирующую информацию (информация на вы 74174ходах 25 и 26 псевдоэлементов 19 и 2 0 соответственно) сравнивают с эталонной,5 Формула изобретенияСпособ проверкилогических устройств насхемах с эмиттерно-связанной логикой, осно 1 0 ванный на подаче двоичной информации навходы испытуемого устройства и сравнении выходной информации с эталонной,отличающийся тем,что, сцелью упрощения процесса контроля, навыходы испытуемого устройства подаютнизкий логический уровень и по результирующему сигналу судят о годности устройстваа.Источники информации, принятые вовнимание при экспертизе1. Кон Е. Л Тимошинов П. МШеховцов О, И. Диагностика многотактных телемеханических систем. Энергия,1972, с, 93-95,2. Обзоры по электронной технике.МЭП СССР, М., 1972, вып. % 3(31),с. 71-76 (прототип),

Смотреть

Заявка

2430353, 14.12.1976

ПРЕДПРИЯТИЕ ПЯ А-7390

КАРАХАНЯН МАРКЛЕН ОГАНЕСОВИЧ, ГРИГОРЯН ЛЕВОН АВЕТИКОВИЧ, МКРТУМЯН ИГОРЬ БОРИСОВИЧ

МПК / Метки

МПК: G01R 31/02

Метки: имиттерно, логикой, логических, проверки, связанной, схемах, устройств

Опубликовано: 25.09.1979

Код ссылки

<a href="https://patents.su/2-687417-sposob-proverki-logicheskikh-ustrojjstv-na-skhemakh-s-imitterno-svyazannojj-logikojj.html" target="_blank" rel="follow" title="База патентов СССР">Способ проверки логических устройств на схемах с имиттерно связанной логикой</a>

Похожие патенты