Устройство для контроля логических блоков

Союз СоветскимСоциалистицескизРеспублик 61) Дополнительное к авт. свил-ву22) Заявлено 12.01,76 (21) 2313791/18. Ъ1) М. Ил,6 08 Р 15/4 б 6 05 В 23/02 исоедииением заявкиГооудоретооиныВ аетот СССР оо делам азоброеиой и открытой) Приорите Опублико бюллетеньвано 05.03(53) У,О,К б 21,39 б (08 Йата опубликования описания 05.03.79 С, С. Забара, А, М, Романкевич, О Руккас и М, С. Б евский научно-исследовательский институт периферийного оборудования Заявитель(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ является н ле неисправ ка, крити. состояниядит к низк Изобретение относится к области автомати. ческого контроля и может быть использовано для контроля плат цифровых вычислительных машин, построенных на стандартных ячейках,Известно устройство для контроля объекта, содержащее регистры парамегров объекта, столбцов таблицы неисправностей, номеров столбцов таблицы, неисправностей, регистр результатов выборки, схему собирания и схемы индикации 111 Недостатком данного устройства является 1 ц низкая частота смены входных ситналбв проверяемого объекта, а также необходимость предварительного вычисления большого объема ин. формации о входньи испытательных последовательностях и таблице функций неисправностей, 15Наиболее близким техническим решением является устройство, содержащее коммутатор, объединенный со входами. блока усилителей-нормализаторов, блоки уставок, соединенные со входами соответствувнцих компараторов, выходы ф которых соединены со входами блока ввода -,вывода и блок управления, соединенный с генера ,тором тестов 21. Недостатком данного устроистввозможность устранения при контроленныхситуаций типа логическогоческих состязаний, неустойчивостит,п что, в конечном счете, приводостоверности контроля,Целью изобретения является повышение. достоверности контроля. Это достигается тем, что в устройство введены временной и амплитудный дискриминаторы, элементы ИЛИ, блоки регистрациии блоки управления уставкамн, причем вы. ход блока усилителей.нормализаторов соединен со входами временного и амплитудною дискриминаторов, блока регистрации, блоков управления уставками и через элементы ИЛИ - со Входами блоков уставок, выходы блоков управлетщя уставками соединены с другими входами соответствующих элементов ИЛИ, а нх входы - с выходами компараторов и блоков регистрации, второй и третин входы которых соединены с выходами временного дискриминатора и блока управления, выходы блока ввода-вывода соединены со входами генератора тестов и блокю"йраЫейия, соединенного с выходом аьщлитуд=" йогоДиСкриминатора.Блок;схема устройства показана на чертеже.Устройство содержит проверяемый логический блок 1, коммутатор 2, блок усилителей. нормалиэаторов 3, магистральную шину 4, временной дискриминатор 5, амплитудный дискриминатор 6, блок ввода-вывода 7, блок ввода 8, блок печати 9, пульт управления 10, блоки проверки стандарт.ных ячеек 11, состоящие иэ блоков уставок 12, к омпараторов 13, блоков управления уста.новками 14 и блоков регистрации 15, блока управления 16, схемы ИЛИ 17, генератор тестов 18.Устройство работает следующим образом, Генератор тестов (ГТ) 18 представляет собойбыстродействующий генератор псевдослучайных кодов, Отдельные разряды ГТ могут быть "замас.кированы". Это означает, что на соответствующие =" - "коптакты разъема проверяемого логическогоблока 1 поступают постоянные во времени сигна.лы "0" либо "Г (информацияо номерах маски " -руемых разрядов и тине маскирующих константпоступает из блока ввода. вывода 7), Режим мас.-кирования применяется для уменьшения времениконтроля в тех случаях, когда срабатывание некоторых цепей под воздействием только случайных сигналов происходит слишком редко, В результате действия "испытательНйхпоследовательностей, поступающих с ГТ на входах и выхо"дах сйндаргных ячеек, на которых построенпроверяемый логический блок 1 прбйсходит случайная смена сигналов, причем, благодаря высокой частоте смены наборов в последовательности, генерируемой ГТ за достаточно короткое время, на входах каждой из стандартных ячеек (РЯ) блока 1 появятся все наборы сигналов, необходимые для проверки исправности данной РЯ. Сигналы со всех внешних полюсов каждой РЯ с помощью коммутатора 2 через блок усилителей.нормализаторов 3 поступают в магистраль.ную шину 4. Коммутатор 2 последовательно подключается к каждой РЯ проверяемого блока 1.Усилители.иормализаторы 3 имеют высокое входное сопротивление с тем, чтобы не создавать дополнительной нагрузки для РЯ проверяемого блока 1. Для каждого из типов РЯ, используемых в проверяемом блоке 1, в устройстве имеется отдельиьгй блок проверки стандартных ячеек 11, состоящий из блоков уставок 12; на входьг которых из магистральной шины через схему ИЛИ 17 поступают сигналы, снятые со входов РЯ прове.ряемого блока 1, а также компаратора 13, срав.швающего сигналы с выходов блока уставок 12 с выходными сигналами г.Я проверяемого блока 1,1поетуйопими из магистральной шины 4. Компа.раторы 13 всех блоков проверки РЯ 11 связаны с блокою ввода-вывода 7, однако в каждый момент сигналами с блока управления 16 заблокированывыходы всех компараторов 13, кроме того, который принадлежит к блоку проверки 11, соответ.ствующему той РЯ, которая подключена в дан 5 ный момент через коммутатор 2 к магистральнойшине 4.Кроме перечисленных элементов в составблоков проверки стандартных ячеек 11, соответствующих РЯ - элементам памяти (например,10 ИМР 41 ТК 551, К 1 ТК 552), входят блок регистрации и блок управления уставками, Назначениеэтих блоков состоит в защите предлагаемогоустройства от ошибок связанных с выработкойГТ 18 сигналов, вызывающих неопределенные1 З ситуации в проверяемом блоке 1. Блок регистрации фиксирует следуюп 1 ие возможные причинынеопределенного состояния РЯ:а ) логически иекорректныи входной сигналРЯ (например,последовательность из наборов 00Ю и и на й и Бвходах монолитных триггеров;б) сигнал, длительность которого меньшепорогового значения, обеспечивающего надежноесрабатывание РЯ.Информация о ситуациях типа (б) (такиеситуации могут юэиикать при наличии состязаний, логического риска или неустойчивости впроверяемом блоке 1) поступает иэ временногодискриминатора 5. Сигнал.о наличии одной изприведенных выше причин неопределенности поЗо ступает в блок управления эталонами, которыйанализирует состояние компаратора. Если имеетместо несовпадение выходных ситналов прове.ряемой и эталонной СЯ, вырабатывается сигнал,который через схему ИЛИ 17 воздействует наЗз эталонную ря и переводит ее в то же состояние, вкоторое фактически перешла проверяемая РЯ.Таким образом, последствия неопределеннойситуации ликвидируются, Таким же способомустраняется"йачальная иесаределенность исход 40 кого состояния РЯ в начале проверки; установкаэталонной РЯ в исходное состояние, в которомнаходится проверяемая РЯ, производится по команде с блока управления 16,Амплитудный дискриминатор 6 фиксирует45 появление сигнала, не соответствующего уровнюлогического поля или единицы, Информация ономере контакта, где зарегистрирован такой сигнал, выдается оператору через блок ввода.выво.да 7, а проверка приостанавливается.Технико экономическая эффективность уст.ройства определяется повышением достоверностиконтроля, обусловленным, прежде всего отсут.ствием ошибок; связанных с неопределеннымисостояниями обьектов контроля.Устройство позволяет локализовать неисправ.ность с точностью до минимального элементазамены (например, интегральной микросхемы),Применение принципа сравнения с установкой не651351 ЦНИИПИ Заказ 807/6 Тираж 779 Под ал ППП "Патент", г,ужгород, ул. Проектн на уровне логического блока, а на уровне стан. дартной ячейки, позволяет резко сократить число используемых эталонов, что значительно упрощает и удешевляет эксплуатацию устройства. Так, например, при изготовлении "ЭЦВМ М - 4030 используется примерно 500 логических блоков (ТЗЗ), а количество различных типов ИМС в них ие превыийет 15 (причем, вполне очевидно, что стоимость эталонной ИМС значительно меньше стоимости эталонного ТЗЗ). Благодаря этому эталонные СЯ в предлагаемом устройстве нет нужды делать сменными, что позволяет также повысить производительность устройства за счет уменьшения потерь времени за поиск и установку блока уставок,Формула изобретения Устройство для контроля логических блоков, содержащее коммутатор, объединенный со входа. ми блока усилителей-нормализаторов, блоки ус. тавок, соединенные со входами соответствующих компараторов, выходы которых соединены со входом блока ввода-вывода, блок управления, соединенный с генератором тестов, о т л и ч а ющ е е с я тем, что, с целью повышения достовер.ности контроля, в устройство введены временнойи амплитудный дискриминаторы, элементы ИЛИ,блоки регистрации и блоки управления уставкач ми, выход блока усилителей-нормализаторовсоединен со входами временного и амплитудногодискриминаторов, блока регистрации, блоков управления уставками и через элементы ИЛИ совходами блоков уставок, выходы блоков управле 10 ния уставками соединены с другими входамисоотв тствующих элементов ИЛИ, а их входы - свыходами компараторов и блоков регистрации,второй и третий входы которых соединены свыходами временного дискриминатора и блока1 э управления, выходы блока ввода-вывода соеди.иены со входами генератора тестов и блокауправления, соединенного с выходом амплитудного дискриминатора.Источники информации, принятые во внима 20 ние при экспертизе1, Авторское свидетельство СССР Иф 238235,кл., 6 06 Е 11/10, 1969,2.Труды международного симпозиума