Устройство для контроля логических схем

О П И (:-А:-ЯИЗОБРЕТЕИИЯ Союз Советских Социалистических Республик(51)М, Кл. С 06 Г 15/46 с присоединением заявки 89 Государственный комитет СССР по делам изобретений и открытий(53) УДК 681,326.7088,8) Дата опубликования описания 150480(71) Заявитель 54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХСХЕМ Изобретение относится к области контрольно-измерительной техники и цифровой вычислительной техники и может быть применено при производственном или эксплуатационном диагностировании логических схем,Известны устройства для контроляфункционирования логических схем,содержащие блок управления, блоканализа, блоки ввода и входныеи выходные блоки 1 и 2 .Наиболее близким по техническойсущности к данному изобретению является устройство для контроля логических схем, содержащее последовательйо соединенные генератор импульсов, делитель частоты и первый блокуправления, а также блок ввода, выход которого соединен с первыми входами первого и второго регистров,блок сравнения, соединенный первымивходами с выходами второго регистра,вторыми входами - со входами устройства, а выходом - со вторым входом25первого блока управления, и блокрегистрации 3 .Недостатком известных устройствявляются существенные потери временина регистрацию неисправностей,Целью изобретения является повышение быстродействия и надежностиустройства,Поставленная цель достигаетсятем, что в предлагаемое устройствовведены дешифратор, счетчик, блокбуферной памяти и три канала, состоящие из последовательно соединенных триггера, ключа и. второго блокауправления, выходы второго блокауправления первого канала подключенык первому входублока регистрации ик первому входу блока буфернойпамяти, вторые входы которого- соединены с выходами счетчика и с первыми входами дешифратора, соединенного вторым входом и выходамис первым выходом первого блока управления и с третьими входами блокасравнения соответственно, первыйвыход блока управления второго канала подключен к третьему входублока буферной памяти, второй выход - ко входу счетчика, а второйвход - к выходу блока сравнения,первые выходы второго блокауправления третьего канала подсоединены ко вторым входам первогои второго регистров, а второй выход - ко входу блока ввода, первыйи второй выходы блока буФерной памяти соединены соотве;ственно со вторым входом блока регистрации и стретьим входом первого блока управ-ления, причем в каждом канале входытриггеров подключены ко вторым вы-ходам первого блока управления, вторые входы ключей - к соответствующим выходам частоты, а один извыходов вторых блоков управленияк четвертым входам перного блокауправления,На чертеже представлена блоксхема предлагаемого устройства,содержащая генератор импульсов 1,делитель частоты 2, первый блокуправления 3, ключи 4., 5 и б, 15триггеры 7, 8 и 9, вторые блокиуправления 10, 11 и 12, блок ввода13, первый 14 и второй 15 регистры,блок сравнения 16, контролируемаялогическая схема 17, дешифратор 018, счетчик 19, блок буферной памяти 20 и блок регистрации 21.Устройство работает следующимобразом.Импульсы с генератора 1 поступают на вход делителя 2, на выходахкоторого образуются импульсы тактирования блоков 3, 10, 11 и 12.Блок 3 после приведения устройстна в исходное состояние (связь ЗОна чертеже не показана)устанавливаеттриггер 9 в единичное состояние,который открывает ключ б и тактовыеимпульсы с делителя 2 поступают наблок .2, который воздействуя на блоК21 и блок 20, управляет печатьюисходных данных о схеме 17,Условие окончания печати подается на вход блока 3, который устанавливает триггер 9 в нулевое состояние, а триггер 7 - в единичное сос Отаяние, Тактовые импульсы определенной частоты через ключ 4 поступаютна блок 10, который управляетблоком 13 и распределением входной информации в регистр 14 и выходной - в регистр 15. После окончанияввода программы блок 10 выдаетсигнал окончания своей работы, покоторому блок 3 закрывает ключ 4через триггер 7 и выдает сигнал общего опроса на управляющий входдешифратора 18.В результате действия этогосигнала по входам, связанным с выходами дешифратора 18, блок 16открыт и н случае появления хотя быодной неиспранности на выходах блока16 появляется сигнал рассогласования. Этот сигнал поступает на входблока 3, который запускает черезтриггер 8 и ключ 5 блок 11, Блок 11 60запускает счетчик 19, который черездешифратор, 18 по очереди опрашивает входы блока 16 и в случае появления сигнала неисправности хотя бына Одном выходе контроля записывает 5показания счетчика 19 н блок 20, Пос-.ле окончания опроса блок 11 выдаетв блок 3 сигнал конца сваей работыи блок 3 запускает одновременноблок 10 и блок 12, который управляетпереписью содержимого блока 20в блок 21, Если эа время нвацапрограммы следующего цикла информация не успела переписаться, то блок3 после ввода программы ждет конецпечати и только после выдает сигнал общего опроса,Устройство позволяет повыситьскорость работы эа счет совмещения проведения медленных операцийввода информации и регистрации неисправностей и применению максимально возможных частот работы управляющих автоматов, определяемых быстродействием управляемых блакан . Устройство обладает более нысакай ремантопригодностью, т,е. выход иэ строяавтомата печати и автомата опроса неозначает полной потери работоспособности устройства; устройство можетвести отбраковку блоков по принципуфункционирует - не функционирует,при отказе блока 11 судить а состоянии контролируемого блока можнопо сигналу с блока 16, При этом печатается номер проверки, а выход накотором есть неисправность не определяется,Формула изобретенияУстройство для контроля логических схем, содержащее последовательно соединенные генератор импульсов, делитель частоты и первый блок управления, а также блок внада, выход которого соединен с перными входами перного и второго регистров, блоксравнения, соединенный первыми входами с выходами второго регистра, вторыми входами - са входами устройства, а выходом - со вторым входом первого блока управления, и блок регистрации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности устройства, н него введены дешифратор, счетчик, блок буферной памяти и три канала, состоящие иэ последовательно соединенных триггера, ключа и второго блока управления, выходы второго блока управления первого канала подключены к первому входу блока регистрации и к первому входу блока буферной памяти, вторые входы которого соединены с выходами счетчика и с первыми входами дешифратора, соединенного вторым входом и выходами с первым входом первого блока управления и с третьими входами блока сравнения соответственно, первый выход второго блока управления второго канала подключен к третьему входу блока буферной памяти, второй,/4 8ЦН.ИПИ Госудпо делам и 13035, Москва,Тираж 751 ственного обретений -35, Рауш каз 11 исн Потета СССРкрытийнаб., д. 4/ о Филиал ППП Патент г. Ужгород, ул, Проект выход - ко входу счетчика, а второйвход - к выходу блока сравнения,первые выходы второго блока управ-ления третьего канала подсоединеныко вторым входам первого и второгорегистров, а второй выход - ко входублока ввода, первый и второй выходы блока буферной памяти соединенысоответственно со вторым входом блокарегистрации и с третьим входомпервого блока управления, причемв каждом канале входы триггеровподключены ко вторым выходам первогоблока управления, вторые входы ключей - к соответствующим выходамделителя частоты, а одни из выходоввторых блоков управления - к четвертым входам первого блока управления,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9370609, кл, О 06 Р 11/04, 1970,2. Авторское свидетельство СССР9441532, кл. С 01 В 31/28, 1972.3. Авторское:свидетельство СССР9243342, кл, 6 01 В 31/28, 1969