Патенты с меткой «дешифратор»

Номер патента: 948730

Опубликовано: 07.08.1982

Авторы: Здоровцов, Осташков, Розенберг, Сироткин

МПК: B61L 23/16

Метки: дешифратор, импульсной, рельсовой, цепи

...контакт которого связан с входом второго делителя частоты 9, а замыкающий контактимпульсного путевого реле соединен свторым входом второго делителя частоты 9 и третьим входом первого делителя частоты 8. Второй вход первого делителя частоты соединен с выходом временного селектора 14,К входам питания делителей частоты 8 и 9 подключены накопительныеконденсаторы 15 и 16, которые заряжаются от источника питания при замкнутом замыкающем контакте импульсно-.го путевого реле, После размыканиязамыкающего контакта импульсногопутевого реле, накопительные конденсаторы разряжаются, при этом на делителе частоты присутствует обратная полярность питающего напряжения,Дешифратор работает следующим образом.Импульсное путевое реле периодически...

Номер патента: 951699

Опубликовано: 15.08.1982

Авторы: Трусфус, Хизов

МПК: H03K 13/24

Метки: дешифратор, прямоугольный

...И, в кодах количества единиц номеров которых имеются нулевые значения в разрядах одноимен ных с номерами выходов преобразователя двоичного кода в код количества единиц.На чертеже представлена функциональная схема прямоугольного дешифра торатель 4 двоичного кода в код количества единиц, входы которого соединены с входными шинами 1, а каждый извыходов через соответствующий инвертор 5 подключей к дополнительнымвходам тех элементов И 2, в кодахколичества единиц номеров которыхимеются нулевые значения в разрядаходноименных с номерами выходов преобразователя 4 двоичного кода в код околичества един 1 ц.Прямоугольный дешифратор работаетследующим образом,В случае и 3 при подаче на входные шины 1 двойного кода 101 с выходов преобразователя 4...

Номер патента: 955004

Опубликовано: 30.08.1982

Авторы: Келлерман, Черкашенко

МПК: G06D 1/02

Метки: дешифратор, пневматический

...состоит из двух пятилинейных распределителей с односторонним управлением 3 и двусторонним управлением 4, имеющих три входных 5-7 и два выходных 8 и 9 канала. Крайние входные каналы 5 и 7 распределителя 3 сообщены с атмосферой, а его средний входной канал б и входной канал 5 распределителя 4 соединены с каналом питания (6 кгс/см), Входной канал 7 распределителя 4 соединен с выходным каналом 9 распределителя 3. Средний входной канал б распределителя 4 сообщен сатмосфе- ф рой. Выходные каналы 8 и 9 распределителя 4, а также выходной канал 8 распределителя 3 являются выходами4 4 группы блоков 1, Управляющая камера 10 распределителя 4 соединена с каналом подпора, Камеры 11 управления распределителей 3 и 4 соединены между собой и с входом...

Номер патента: 960949

Опубликовано: 23.09.1982

Авторы: Кассихин, Романов

МПК: G11C 8/10

Метки: адресный, дешифратор, запоминающего, полупроводникового, постоянного, устройства

...высоким потенциалом по шине 43 (равнымпотенциалу первой шины питания ,беэ искажения передают высокий потенциал выборки в узле 29 на выходныешины 36 и 37. Нагрузочные транзисторы 408 и 9, 14 и 15 способны из-эа самоограничения тока при потенциалевторой шины 42 питания, равном потенцюалу общей шины при считывании онможет быть также равен потенциалу 45первой шины 40 питания)лишь в совершенно незначительной степени исказитьвыходные потенциалы, отклонив их отзначения потенциала первой шины питания. От этого потенциала заряжаетсятакже узел 31 через транзистор24 в диодном включении, но сверх небольшого тока заряда емкости узла 29в течение короткого времени никакогодругого тока через него больше непротекает.Пусть теперь адресные...

Номер патента: 963086

Опубликовано: 30.09.1982

Авторы: Еремин, Караханьян, Копыткин, Стоянов

МПК: G11C 8/10

Метки: дешифратор, мдп-транзисторах, прямоугольный

...25-40, и транзисторов 41-48 блока временного распределения адреса, стоки которых подключены к соответствующим тактовым шинам 49-51, истоки - к соответствующим затворам и стокам транзисторов1-8 первой ступени дешифрации, а затворы являются входными шинами дешифратора 50-59.Предлагаемый дешифратор работаетследующим образом.Предположим, что на входные шиныдешифратора 52-59 подан код А = 0;А= 0;.А = 0;= О В этом случае открываются транзисторы 42, 44,46 и 48 блока временного распределения адреса, Затем импульсом на первойтактовой шине 49 через открытый транзистор 46 открываются транзисторы7 и 8 первой ступени дешифратора,м35Импульсом на второи тактовои шине 50через открытый транзистор 42 блокавременного распределения...

Номер патента: 965857

Опубликовано: 15.10.1982

Автор: Еремин

МПК: B61L 23/16

Метки: дешифратор, импульсной, рельсовой, цепи

...второго усилителя 11и/или второй обмотки 9 при исправнойработе фронтового контакта 7 контрольноереле 1 также работает исправно, а при полном сваривании контактов 7 и 10 за счетцепи отрицательной обратной связи или,соответственно, нзличия встречно включеннойвторой обмотки 9 контрольное реле 1 обесточено,Таким образом, предложенная схема уст.ройства повышает его надежность, так какФне содержит электролитических конденсаторов в цепях дешифрации, надежно контролирует полное или частичное сваривание контактов импульсного реле. Депщфратор дня импульсной рельсовой цепи,содержащий импульсное путевое реле, контрольное реле, подключенное через выпрямитель квторичной обмотке трансформатора, первичнаяобмотка которого связана с генератором...

Номер патента: 966905

Опубликовано: 15.10.1982

Авторы: Агапкин, Куварзин, Феденко, Филатов

МПК: H03K 17/693

Метки: адреса, дешифратор

...71,а объединенные стоки зарядных МДП-транзисторов 10 и 11 подключены ко второй шине питания 32,МДП-транзисторы 1-5 представляютсобой приборы с индуцированным каналом, МДП-транзисторы 10 и 11 имеют нулевой уровень порогового напряжения,остальные МДП-транзисторы.- приборысо встроенным каналом. При использовании предлагаемого дешифратора адре"са в составе запоминающего устройствавходные шины 20-22 подключаются к шинам прямых и обратных адресов, входные шины 23 и 24 подключаются к шинампрямого и обратного адреса младшегоразряда, первая управляющая шина 25и вторая управляющая шина 26 подключаются соответственно к первой и вто"рой шине управления считыванием и программированием.Принцип действия дешифратора адреса заключается в следующем.В...

Номер патента: 971696

Опубликовано: 07.11.1982

Автор: Еремин

МПК: B61L 23/16

Метки: дешифратор, импульсной, рельсовой, цепи

...элемента задержки 3, Так как перед этим был замкнут размыкающий контакт реле 2, на втором входе элемента задержки 3 сигнал также присутствует, Сигнал с выхода элемента задержки 3 поступает на первую обмотку реле 5, подключенную к полюсу питания 9 через размыкающий контакт 6,1 повторителя реле 6. Реле 5 включается, замыкает контакт 5.1, отчего включается повторитель реле 6, замыкая фронтовой контакт35 6,1 повторителя реле 6. При этом через первую обмотку реле 5 и резистор 4 протекает ток, достаточный для удержания якоря реле 5 в притянутом состоянии.40 Длительность задержки сигнале элементом задержки 8 выбрана таким образом, что нв его выходе сигнал существует только при поступлении импульсного сигнала на вход устройства. Длительность...

Номер патента: 974331

Опубликовано: 15.11.1982

Авторы: Давиденко, Кабишев, Пантелеев, Романовский, Сапонов

МПК: G01V 1/20, G01V 1/32

Метки: дешифратор

...напряжения поступающего на его вход без55 искажения формы сигналя,При совпадении частоты принимемого радиостанцией сигнала с частотой, на которую настроен фнльт 1(фильтр 3 на 1 4строен на 1250 Гц), на его выходе появляется синусоидальный сигнал. Этот сигнал поступает на вход компаратора 11. При превышении амплитуды этого сигнала уровня напряжения, поступающего на второй вход компаратора 1 1 с источника стабилизированного напряжения 2, навыходе компаратора 11 появляются прямоугольные импульсы, напряжения, Эти импульсы напряжения интегрируются интегратором 10. Время интегрирования не превышает 30010 З С. В конце интегрирования на выходе интегратора 10 появляется положительный уровень напряжения.При смене сигнала принимаемого радиостанцией...

Номер патента: 978138

Опубликовано: 30.11.1982

Авторы: Карапетьян, Крдян, Саркисян

МПК: G06F 5/00

Метки: дешифратор, последовательный, слов

...поступают на элементы И 7 -7, на. выходах которых при совпадении знаков будут потенциалы высокого уровняи через элемент ИЛИ 9 поступают параллельно на все блоки регистрациисовпадения знаков 10-10 М, каждыйиз которых служит для определения од ного из эталонных слов и служит длязапоминания факта совпадения всехпризнаков информационного и эталонного алфавитов для конкретного слова,Причем один из элементов И служитдля записи единицы в триггер при совпадении только для первых знаков,а другие элементы И служат для записи единицы при совпадении для остальных знаков слова. Сигнал С - сигналсинхронизации при записи в триггер.Занесение признака обнаружениязнака выражается вводом соответствующих триггеров 13-13 М. Так каккаждый из блоков 10 -10 д...

Номер патента: 980160

Опубликовано: 07.12.1982

Авторы: Бочков, Лазаренко, Лушников, Однолько

МПК: G11C 8/10

Метки: дешифратор, запоминающего, устройства

...ИДП-транзистор, истоккоторого соединен с затвором второго транзистора, затвор подключен кшине питания, а сток является управляющим входом дешифратора.На Фиг. 1 приведена принципиальная схема дешифратора; на фиг, 2временные диаграммы, поясняющиеего работу,Дешифратор содержит транзисторы1-6, шину 7 питания, управляющий 8,адресный 9 и информационный 10 входыи выход .11 дешифратора, а также шину12 нулевого потенциала,На Фиг. 2 изображены диаграммынапряжений на управляющем 8, адресном 9 и информационном 10 входахдешифратора.Транзистор 5 выбирается таким образом, чтобы постоянная времени разряда емкости затвора транзистора 2через транзистор 5 была больше,чем время между отрицательным фронтом на входе 8 и положительным фронтом на входе 9,...

Номер патента: 987812

Опубликовано: 07.01.1983

Авторы: Антонов, Гальпер

МПК: H03K 13/24

Метки: время-импульсных, дешифратор, кодов

...ячейки запоминающегоустройства 3 ( вторые входы элементовИ б-(б-и) и 4-1:(4-п), т,е, меняется адрес на адресном входе запоминающего устройства,В течение времени существованиякаждого адреса на запоминающем устройстве 3 приходят последовательнодва импульса; импульс считывания навход считывания ( на элемент И 4-1(4-п), затем импульс записи на входзаписи запоминающего устройства 3( на элемент И 6-1-(б-п),В случае, если на входе устройства имеется импульс, то он попадаетна информационный вход запоминающего устройства 3 и далее на входэлементов И б-(б-и) и, совпадаяс импульсом записи, через элементИ 6-1-6-и зафиксируется триггером9-1-(9-п), Если импульс на входеотсутствует, то с помощью элемента НЕ 1 О-(1 О-и) и триггер 9- 1-(9-и) будет...

Номер патента: 993471

Опубликовано: 30.01.1983

Автор: Губницкий

МПК: H03K 13/24

Метки: дешифратор

...формирователя длительности- им". пульсов и с выходом счетчика, а вы- ходы регистра сдвига соединены с .се- - лектором(2.Недостатко вестного дешифратора является е лохая помехоустойчивостьЦель изобретения - повышение помехоустойчивости.Поставленная цель достигается-тем, что в дешиФратор, содержащий выходной регистр сдвига, информационный и сдвнговыйвходы которого соединены соответственно с выходами выходного формирователя длительности импуль- ЗО сов и счетчика, а выходы выходного регистра сдвига соединены с соответствующими входами селектора, введены входной Формирователь длительности импульсов, входной регистр сдвига, И элементов И н элемент ИЛИ, при этом информационный и сдвиговый входы входного регистра сдвига соединены...

Номер патента: 995323

Опубликовано: 07.02.1983

Авторы: Асатуров, Гареев, Голик, Шабалин

МПК: H03K 13/24

Метки: время-импульсного, дешифратор, кода

...подключена квходам соответствующих элементовИЛИ 13 группы, выходы которых подключены к входам элемента И 14, управляющие входы селектора 10 подключены к управляющим щинам 15 и 16,а выход - к второму входу элементаИ 11, выход которого соединен с информационным входом сдвигового регистра 17, каждая группа выходовкоторого подключена к входам соответствующих элементов ИЛИ 18 группы,выходы которых подключены к входамэлемента И 19, выход которого сое-. фОдинен с вторым входом элемента ИЛИ 7,остальные входы которого подключенык выходам элементов И 20 группы,первые входы которых соединены свыходом элемента И 14, а другие вхо ды - с выходами соответствующих элементов ИЛИ 18 группы . Дешифратор время-импульсного кода работает следующим...

Номер патента: 995324

Опубликовано: 07.02.1983

Авторы: Никульченко, Скрипко, Софинский

МПК: H03K 13/24

Метки: дешифратор

...изменений в селекторах не происходит и они5не принимают следующие разряды (биты) информации, При неравенстве на управляющем выходе 27 или 29 формируется сигнал продвижения, который сдвигает накопленный код на выход 71 (72) на один бит (разряд) принятого кода и накопление и сравнение принятого кода с заданным кодовым образом продолжается.При обнаружении заданного кодового образа в поступившей на вход 15 информации, т, е. при равенстве всех разрядов поступившего кода и кодового образа, задаваемого блоком 5, формируется сигнал на выходе 40 или 41 селектора 1 - 1 или 1 - 2,Рассмотрим конкретные условия дешифрирования.1. Допустим, условия радиоканала обеспечивают надежный прием информации. С выхода 73 блока 5 подается первый кодовый...

Номер патента: 999152

Опубликовано: 23.02.1983

Авторы: Зильберталь-Глобус, Пальчиков, Панин, Яковлев

МПК: H03K 5/153

Метки: дешифратор, импульсно-временных, кодов

...селекторов.2 кодовых групп.В момент времени, когда на г входах(-го селектора одновременно присутствуют импульсы кодовой группы, т.е.на выходах соответствующих ячеек регистра символы "1", на выходе селектора появляется сигнал, фиксирующий15 Факт приема соответствующей (-й коцовой группы,В процессе дешифрации 1-й кодовойгруппы производится подсинхронизация сдвиговой гребенки импульсов,Для этого с помощью элемента И 8выделяется момент времени приходапервых импульсов -й кодовой группы.Импульс совпадения через элементИЛИ 7 поступает на блок 6 выделения25 Фронта, где выделяется переднийфронт импульса совпадения. Далее спомощью этого импульса производитсямгновенная установка счетчика 5 вопределенное. состояние, обеспечивающее...

Номер патента: 1012262

Опубликовано: 15.04.1983

Автор: Рощин

МПК: G06F 11/10

Метки: дешифратор, коррекцией, ошибок

...контрольного раз"ряда 11,В состав блока 7 контроля входятпервый 12 и второй 13 сумматоры помодулю два, первый элемент И 14, 50первый элемент НЕ 15, второй .элементИ 16, второй 17 и третий 18 элемен-.ты НЕ и элемент ИЛИ-НЕ 19.Блок 7 контроля фиксирует следующие ошибки: отсутствие на выходевозбужденной шины, вызванное неисправностью схемы совпадения или одного из ключей,ф возбуждение лишнейшины, вызванное неисправностью схемы совпаденияили ключа третьейгруппы; возбуждение одной, но не.той 60шины, которая должна быть возбуждена,вызванное неисправностью одного изтриггеров регистра.Устройство работает следующимобразом. При поступлении на входы дешифратора 3 единичной комбинации сигна-, лов на выходе дешифратора 3 появля- ется...

Номер патента: 1014030

Опубликовано: 23.04.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 8/10

Метки: дешифратор, параллельный

...И-НЕ, выход которогосоединен с первым управляющимвходом элемента ИЛИ-НЕ и является выходом 3 дешифратора. Второй управляющий вход элементаИЛИ-НЕ является управляющим входом4 дешифратора. Информационные вхо"ды элементы ИЛИ-НЕ являются информационными входами 5 дешифратора.Вход первого инвертора б соединенс вторым управляющим входом элемен-.та ИЛИ-НЕ 1, выход которого соеди"нен с выходом первого инвертора би входом второго инвертора 7, выходкоторого соединен с вторым входомэлемента И-НЕ.Элемент ИЛИ-НЕ содержит группу,параллельно соединенных транзисторов 8, затворы которых являются инфор.мационными входами элемента, истокиобъедийены и являются третьим управ.ляющим входом элемента, стоки объединены и являются выходом элемента, а также...

Номер патента: 1015495

Опубликовано: 30.04.1983

Авторы: Ехин, Крупеник, Попов

МПК: H03K 13/175

Метки: амплитудный, дешифратор

...тока считывания, причем ос-. новные входные обмотки подключены к выходу Формирователя импульсов эталонного тока, а обмотки смещения - к выходу Формирователя импульсов тока смещения, кроме того, введеныдополнительно М ферритовых сердеч-, ников с обмотками установки, считывания, записи и выходными, формирователи импульсов токов установки и считывания, М формирователей выходного тока, выходы которых являются выходами устройства, причем обмотки считывания соединены согласно и по следовательно и подключены к выходу формирователя импульсов тока считы;вания, обмотки установки соединены последовательно и,кроме обмотки первого сердечника, включены согласно с обмотками считывания и подключены к выходу формирователя импульсов тока установки,...

Номер патента: 1023656

Опубликовано: 15.06.1983

Авторы: Казимирчук, Мазин, Приходько

МПК: H03K 13/243

Метки: дешифратор, координатный, релейный

...абонентами отрицательной полярности подключены к контактам поляризованного управляющего реле второй матрицы.На чертеже представлена электрическая схема координатного релейного дешифратора.Координатный релейный дешифратор содержит две входные матрицы 1 и 2,состоящие иэ входных горизонтальных и вертикальных шин отрицательной и -положительной полярностей соответственно, между которыми через развязывавшие диоды 3-1 - 3-и включены обмотки адресных реле 4-1 - 4-п, и поляризованных управляющих реле 5, размыкающие контакты 6 которых образуют соответственно первые шины управления 7 абонентами положительной и отрицательной 8 полярностей, а замыкающие контакты 9 этих реле -. соответственно вторые шины упоавления абонентами, положительной 10 и...

Номер патента: 1027819

Опубликовано: 07.07.1983

Авторы: Басевич, Файнгольд, Шляхов

МПК: H03K 13/258

Метки: дешифратор, интервально-временного, кода

...состоящих из последовательносоединенных элемента задержки, и блокасовпадения, вход первого Формирова- .теля длительности подключен к входувторого Формирователя длительностии входу устройства, а выход - к вторым входам всех блоков совпадения основных ячеек, введены блок ИЛИ, последовательно соединенные третий Формирователь длительности, блок совпадения, Я -1 дополнительных ячеек,входы блока ИЛИ соединены с выходамиблоков совпадений последней основнойи дополнительной ячеек, причем входтретьего формирователя длительностисоединен с входом первого Формирова"теля длительности, а выход - с вторыми входами всех блоков совпадениядополнительных ячеек, второй входблока совпадения соединен с выходомэлемейта задержки первой основной51015 ячейки,...

Номер патента: 1038934

Опубликовано: 30.08.1983

Авторы: Горяшко, Сигалов

МПК: G06F 5/02

Метки: входов, дешифратор, контролем

...тем, что в цешифретор на и входов с контролем, содержащий 2 дешифрирукяцих ячеек, каждая из которых содержит элемент И, причем выходы эпементов И всех дешифрирующих ячеек явпяются первой группой выходов цешифратора, каждый 1-й ( 1 1, 2) информационный вход цешифратора соецинен с соответствующими входами энементов И 2"/2 дешифрирующих ячеек,причем первый информационный вход цешифраторе соединен с соответствующими входами элементов И четной (нечетной) группы из 2 дцешифрирующих ячеек, второй информационный вход дешифраторе соединен с соответствующими входами эпементов И двух четных (нечетных) групп изб /Ф дешифрирующих ячеек, и-й информационный вход дешифретора соединен с соответствующими входами эпементов И четных (нечетных)...

Номер патента: 1041376

Опубликовано: 15.09.1983

Автор: Еремин

МПК: B61L 23/16

Метки: дешифратор, импульсной, рельсовой, цепи

...которого соединенс. другим входом триггера, один выход которого соединен с входом элемента задержки, а другой выход - с другим входом элемента И.На чертеже представлена принципиальная схема предлагаемого дешифратора дляимпульсной рельсовой цепи.Дешифратор содержит контрольное реле1, выполненное с замедлением на отпускание якоря, переключающий контакт 2 импульсного путевого реле, соединенный с однимполюсом 3 источника питания, замыкающийконтакт 4 импульсного путевого реле соединен с первым входом триггера 5, а егоразмыкающий контакт 6 - с вторым входомтриггера 5. Выход элемента И 7 соединен собмоткой контрольного реле 1, подклкченного также к другому полюсу 8. источникапитания, Первый выход триггера 5 соединен с первым входом элемента И...

Номер патента: 1043626

Опубликовано: 23.09.1983

Авторы: Карапетьян, Крдян, Саркисян

МПК: G06F 5/00

Метки: дешифратор, последовательный, слов

...дешифратора последовательности знаков, информационные входы которогосоединены,с.первыми входами элементов И группы, выходы которых соединены с входами элемента ИЛИ, а вторые входы элементов И группы являютсяуправляющими входами дешифраторапоследовательности, знаков, тактовыевходы которого соединены с третьимивходами элементов И группы.На чертеже приведена блок-схема предлагаемого последовательногодешифратора слов.устройство содержит тактовый вход э 51 дешифратора, информационный вход 2дешифратора, дешифратор 3 знаков,.. блок 4 хранения первых знаков слов,группа дешифраторов 5 последовательности знаков, распределитель б импульсов, группы элементов И 7 и 8,содержащие,М и П элементов И соответственно, где М - число определяеьых слов, а и...

Номер патента: 1050110

Опубликовано: 23.10.1983

Авторы: Иванников, Кравцов

МПК: H03K 13/24

Метки: дешифратор

...базами, причем коллекторы р-и р транзисторов каждой группы соединены с базой выходногол-р-п транзистора той же группы, а также содержащий шины питания, нулевого потенциала, две входные и четыре выходные шины, при этом коллекторы выходныха-р-Птранзисторов каждой группы соединены с соответствующей выходной шиной, а эмиттеры всех инжектирующих р-Фр транзисторов связаны с шиной питания, база переключающего транзистора подключена к коллектору первого инжектирующего транзистора и к соответствующей входной шине, объединенные эмиттеры переключающих и базы первых инжектирующих транзисторов соединены с объединенными эмиттерами инвертирующих и базами вторых инжектирующих транзисторов и с шиной нулевого по тенцидлд, коллекторы инвертирукнцих тран...

Номер патента: 1051707

Опубликовано: 30.10.1983

Автор: Скалон

МПК: H03K 13/24

Метки: дешифратор

...электрическая схема дешифратора.Дешифратор содержит коммутируемые кварцевые резонаторы 1-1 - 1-10, диоды 2-1 - 2-10, дроссели 3- - 3-10; конденсаторы 4-1 - 4-2, резисторы 5.-1 - 5-10, блок б управления, выходную шину 7, выходные шины 8-1 - 8-7 блока управления, входные шины 9-1 9-4 дешифратора, погкческий элемент 10 НЕ-ИЛИ, логический элемент 11е 50 кроме выбранного, дополнительно включейных диодов, коииутирующих выход.ные шины дешифратора, необходимостьотключения этих диодов от генератора за счет применения ниэкоомнцх делителей напряжения вызывает значительную мощность потребления,Таким образом, недостатком известного дешифратора является значительная.,потребляемая мощность.Цель изобретения - снижение потребляемой мощности...

Номер патента: 1059626

Опубликовано: 07.12.1983

Авторы: Глушков, Жемейцев, Журова

МПК: G11C 8/10

Метки: дешифратор, дополняющих, мдп-транзисторах

...из параллельно соединенных транзисторов р-типа2, управляющего транзистора И-типа3 транзистора обратной связи И -типа 4 и элемента ИЛИ-НЕ 5, инвертор 6, адресные элементы И-НЕ 7, 6причем выход инвертора 6 подключенк затворам управляющих транзисторов 3 логических ячеек 1, а еговход соединен с первыми входамиадресных элементов И-НЕ 7 и явля 60 ется управляющим входом 8 дешифра"тора, вторые входы каждой пары адресных элементов И-НЕ 7 являются:соответственно прямыми и инверсными адресными входами 9 дешифра 65 тора, затворы каждого из транзисторов 2 логических ячеек 1 подключены к одному из выходов пары адресных элементов И-НЕ 7 в соответствии с двоичным .кодом номера ячейки 1. Истоки транзисторов 2 подсоединены к шине 10 питания, а истоки...

Номер патента: 1068999

Опубликовано: 23.01.1984

Автор: Кугаро

МПК: G11C 8/10

Метки: адреса, дешифратор

...к схеме питания на адресных шинах фррмируются сигна" лы, соответствующие принятой адресной информации. В тех вентилях дешифратора, где сток хотя бы одного .транзи" стора, например транзистора 2, подключен к адресной шине, на которой установлен потенциал логического нуля, шина, объединяющая истоки транзисторов, разряжается через этот транзистор его затвор при этом подключен к шине адресного сигнала инверсного сигналу, тактирующему сток адресного транзистора, т.е. к шине на которой поддерживается потенциал логической единицы ), В выбранном вен" тиле дешифратора, то есть в таком вентиле, где все затворы транзисторов подключены к адресным шинам, имеющим потенциал логического нуля, на шине, объединяющей истоки транзисторов, сохраняется...

Номер патента: 1081790

Опубликовано: 23.03.1984

Авторы: Азбелев, Рыбкин, Фролова

МПК: H03K 13/24

Метки: дешифратор

...-канапьный транзистор группы 10-1 заперт, а р-канальныетранзисторы, управляемые от стробируюршего входа 3, во всех группах 6 1 6-2открыты, и через них на выходы 9-19передается напряжение плюсовойшины 1 источника питания,В рабочем режиме, когда на стробируюший вход 3 подан,логический уровень"1", единственный П -канальный транзистор группы 10-1 постоянно открыт, инапряжение на его стоке 12-1 равнонапряжению минусовой шины 2 источникапитанчя, а р-канальные транзисторы, управляемые стробируюшим входом З,во всехгруппах 6-1-6-2 щ постоянно заперты.Когда на адресные парафаэные входы 4-1,5-1, 4- щ , 5- щ подана произвольнаякомбинация двоичного кода, среди группр-канальных транзисторов 6-1-6 2 щвыбирается одна единственная группа6- , в которой...

Номер патента: 1088116

Опубликовано: 23.04.1984

Авторы: Белков, Братальский, Иванова, Свирский

МПК: H03K 13/24

Метки: дешифратор

...шины, дешифраторные модули, объединенные в ступени, информационные входы дешифраторного модуля первой ступени соединены с входными шинами младших декодируемых разрядов, а его управляющие входы соединены с соответствующими управляющими шиками, выходы дешифраторных модулей последней ступени подключены к соответствующим выходным шинам, первый и второй 4 входы управления дешифраторных модулей второй ступени соединены с соответствующими управляющими шинами, а третьи входы управления подключены к соответствующим выходам дешифратор- ного модуля первой ступени, информа- .50 ционные входы дешифраторных модулей второй ступени соединены с входными шинами старших декодируемых разрядов, выходы дешифраторных модулей второй ступени соединены...