Дешифратор с коррекцией ошибок

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9 ( 3(5) С 0 ИЕ ИЗО К АВТОРСКОМ ВЮДЕТЕЛЬСТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР.ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 21) 3363823/18-2422) 24.08,81(56) 1, Авторское свидетельство СССР Р 247622, кл; О 06 Е 11/00, 1967.2. Домашицкий С.М. Построение надежных логических устройств, М., "Энергия", 1971, с. 67, рис. 3-4.3. Епифалов А.Д. Надежность автоматических схем. М., "Машиностроением, 1964с. 215, рис, 63.4. Путинцев И.Д. Аппаратный контроль управляющих цифровых вычислительных мащин, М., "Советское радио", 1966, с. 327, рис. У 1, 3 (прототип). (54)(57) ДЕШИФРАТОР С КОРРЕКЦИЕЙ :ОШИБОК, содержащий регистр, триггер контрольного разряда, корректируемый дешифратор .и блок контроля, причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разряда дешиф. - рируемого кода соединены с контрольными входами устройства, выход триггера контрольного разряда соединен с входом блока контроля, выход которого является выходом устройства, о т л и"ч а ю щ и й с я тем, что, с целью расширения Функциональных воэможнос-: тей устройства за счет обеспечения возможности коррекции одиночных ошибок, введены группа сумматоров по модулю два, первая, вторая и третья группы элементов И и триггер сбоя, причем выход блока контроля соединен с установочным входом регистраи единичным входом триггера сбоя, единичный выход которого соединен с . первыми входами сумматоров по модулю, два группы и с первыми входами элементов И первой группы, информационные входы устройства соединены с вторыми входами сумматоров по модулю два группы, выхоцы которых соединены с единичными входами соответствующих: разрядов регистра, выходы корректируемого дешифратора соединены с первыми входами элементов И второй группы, выход каждого элемента И второй . группы соединен с первыми входами Е соответствующих элементов.И третьей группы -и вторыми входами соответствующих элементов И первой группы, нулевой выход триггера сбоя соединен с вторыми входами элементов И третьей группы, выходы элементов И, оопоставленные соответственно прямому и обратному входному коду, первой и третьей групп попарно объединены и соединены с группой входов блока контроля и являются группой выходов устройства, вторые входы каждого элемента И второй группы соединены с одним из входов той схемы совпадения дешифратора, выходко-в торой соединен с первым входом соответствующего элемента И второй груп- пыеИзобретение относится к областиавтоматики и вычислительной техникии может найти применение в вычислительных устройствах, в системах автоматизированного управления и контроля повышенной надежности. 5Известно трехканальное резервированное устройство для мажоритарноговыбора, содержащее элементы совпадения, связанные с выходом черезэлементы сборки. Коррекция ошибок 10каждого изканалов осуществляетсяна основе принципа большинства1.Недостатком этого устройства является большая аппаратурная избыточность, а также наличие предела в 15повышении надежности, определяемогоуровнем надежности мажоритарныхорганов.Известно двухканальное резервированное устройство, содержащее вкаждом канале резервируемые блоки,выходы которых соединены с входамивосстанавливающих органов21,Коррекция ошибок в этом устройстве осуществляется за счет маски"рования нулевыми сигналами исправного канала ошибок типа О - 1 неисправного при использовании в качествевосстанавливающего органа элементаИ и маскирования единичными сигналами исправного канала ошибок типа1 -ф О неисправного при использованиив качестве восстанавливающего органаэлемента ИЛИ. По структуре такоеустройство является наиболее простым.Однако такое устройство можетбыть более надежным, чем одноканальное, только в случае преобладанияодного типа ошибок. Это не позволяет эффективно применять данные устройства, когда отличие вероятностей 40обоих типов ошибок незначительно.Известно также двухканальноеустройство для резервирования замещением, содержащее в каждом каналерезервируемые блоки, соединенные с 45блоком контроля, выходы которогосоединены с управляющими входамиблока переключения, информационныевходы которого соединены с выходамирезервируемых блоков, а информационные выходы - с выходами устройства 3.При нормальной работе каналов квыходу устройства подключен один изканалов. При отказе данного канала,фиксируемом блоком контроля, этотканал отключается и подключаетсявторой исправный. Устройство можетработать также и по другому принципу:при нормальной работе каналов к выходу подключены оба канала, послеотказа одного из каналов последнийотключается, а подключенным остаетсяисправный.Недостатком этого устройстваявляется большая аппаратурная избыточность. 45 Наиболее близким к предложенному по техническому решению является дешифратор с кбнтрольным разрядом по четности, содержащий входной регистр и схему контроля по модулю два, содержащую первый ивторой элементы ИЛИ, схему сравнения, причем выходы дешифратора соединены с входами соответствующих элементов ИЛИ, входы которых соединены со схемой сравнения, управляющий вход которой соединен с выходом триггера контрольного разряда,. выход схемы сравнения является выходом устройства 4.Недостатком такого устройства являются узкие функциональные возможности (устройство может только зафиксировать факт неверной работы дешифратора).Цель изобретения - расширение функциональных воэможностей устройства за счет обеспечения возможности коррекции одиночных ошибок дешифратора.Поставленная цель достигается тем, что в дешифратор с коррекцией ошибок, содержащий регистр, триггер контрольного разряда, корректируемый дешифратор и блок контроля, причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разряда дещифрируемого кода соединены с контрольными входами устройства, выход триггера контрольного разряда соединен с входом блока контроля, выход которого является выходом устройства, введены группа сумматоров по модулю два,первая, вторая и третья группы элементов И и триггер сбоя, причем выход блока контроля соединен с установочным входом регистра и единичным входом триггера сбоя, единичный выход которого соединен с первыми входами сумматоров по модулю два группы и с первыми входами элементов И первой группы, информационные входы устройства соединены с вторыми входами сумматоров по модулю два группы, выходы которых соединены с единичными входами соответствующих разрядов регистра, выходы корректируемого дешифратора соединены с первыми входами элементов И второй группы, выход каждого элемента И второй группы соединен с первыми входами соответствующих элементов И третьей группы и вторыми входами соответствующих элементов И первой группы, нулевой выход триггера сбоя соединен с вторыми входами элементов И третьей группы, .выходы элементов И, сопоставленные соответственно прямому и обратному входному коду, первой и третьей групп попарно объединены и соединены с группой входов блока контроля и яв. ляются,группой выходов устройства,65 вторые входы каждого элемента И второй группы соединены с одним иэ вхо.:дов той схемы совпадейия дешифратора, выход которой соединен с первымвходом соответствующего элемента Ивторой группы.5На. фиг. 1 приведена структурнаясхема предлагаемого устройства нафиг, 2 - структурная схема блока контроля.Информационные входы устройства 10через группу сумматоров 1 по модулюдва соединены с входами триггероврегистра 2, выходы которого соединены с входами корректируемого дешифратора 3, каждый выход которого сопоставленный подаваемому на входматрицы прямому коду, последовательно через соответствующий элемент Ивторой группы 4 и элемент И третьейгруппы 5, а соответствующий ему выход дешифратора 3, сопоставленный инвертированному коду, последовательночерез элемент И второй группы 4 иэлемент И первой группы б соединеныс выходом устройства, сопоставленнымподаваемому на вход регистра 2 прямому коду, управляющий вход каждогоэлемента И второй группы 4 соединенс одним из входов той схемы совпадения дешифратора 3, выход которойсоединен с управляемым входом этогоэлемента И второй группы 4, приэтом выход блока 7 контроля соединен с входом 8 обнуления регистра 2,выходом 9 запроса вторичной посыпкив устройство дешифрируемого прямогокода, а также со счетным входомтриггера 10 сбоя, инверсный выходкоторого соединен .с управляющимивходами элементов И третьей группы5, а основной выход " с управляющими 40входами элементов И первой группы би входами группы сумматоров 1 помодулю два,Входы блока 7 контроля соединеныс выходами устройства, а также с 45выходом триггера контрольного раз"ряда 11,В состав блока 7 контроля входятпервый 12 и второй 13 сумматоры помодулю два, первый элемент И 14, 50первый элемент НЕ 15, второй .элементИ 16, второй 17 и третий 18 элемен-.ты НЕ и элемент ИЛИ-НЕ 19.Блок 7 контроля фиксирует следующие ошибки: отсутствие на выходевозбужденной шины, вызванное неисправностью схемы совпадения или одного из ключей,ф возбуждение лишнейшины, вызванное неисправностью схемы совпаденияили ключа третьейгруппы; возбуждение одной, но не.той 60шины, которая должна быть возбуждена,вызванное неисправностью одного изтриггеров регистра.Устройство работает следующимобразом. При поступлении на входы дешифратора 3 единичной комбинации сигна-, лов на выходе дешифратора 3 появля- ется единичный сигнал, который через соответствующий элемент И второй группы 4, открытый одним из единичных входных сигналов соответствующей схемы совпадения дешифратора 3, поступает на входы соответствующего элемента И третьей группы 5 и эле- мента И первой группы б. В случае исправной работы устройства триггер 10 находится в исходном состоянии, при котором единичный сигнал с инверсного выхода триггера поступает на управляющие входы элементов И третьей группы 5, разрешая прохождение на выходы устройства, сопоставленные прямым кодам на входах устройства, единичных сигналов с выйодов элементов И первой группы 6, сопоставленных прямым кодам на входах дешифратора 3. Элементй И третьей труппы 5 в данном случае остаются в закрытом состоянии, так как сигнал на основном выходе триггера 10 нулевой.Блок контроля 7 работает следующим образом..При подаче на исправное устройство комбинации двоичных сигналов с четным числом единиц триггер контрольного разряда 11 находится в единичном состоянии, а на одном из выходов устройства, подключенных к сумматору 12, появляется единичный сигнал. В соответствии с логикой работы сумматора 12 на его выходе появляется также единичный сигнал, при этом на выходе второго сумматора 13 - нулевой сигнал. При такой комбинации значений переменных сигнал ошибки должен быть равен нулю.При подаче на вход устройства комбинации двоичных сигналов с нечетным числом единиц, блок работает аналогично, только триггер контроль ного разряда 11 находится в нулевом состоянии, на выходе второго сумматора 13 - единичный сигнал, а на выходе сумматора 12 - нулевой.Для данной комбинации значений переменных сигнал ошибки также равен нулю.При появлении любой из перечисленных однократных ошибок, одна из переменных принимает противоположное значение. Это приводит к тому, что при любой комбинации двоичных сигналов (с четным или нечетным числом единиц) на выходе блока контроля появляется единичный сигнал ошибл ки. Единичный сигнал ошибки на входе 8 обнуляет регистр 2, а по счетному входу изменяет состояние триггера 10. При этом элементы И третьей60 группы 5 закрь 1 ваются, запрещая прохождение на выходы .устройства,сопоставленные прямым кодам на входах устройства, сигналов с выходовэлементов И второй группы 4, сопоставленных прямым кодам на входах 5дешифратора 3, а элементы И первойгруппы б открываются, разрешая прохождение на выходы устройства, сопоставленные прямым кодам на входахустройства, сигналов с выходов элементов И второй группы 4, сопоставленных соответствующим инвертированным кодам на входах дешифратора 3.При этом инвертирование кода происходит на сумматорах 1 по модулю 15два за счет подачи на их входы единичного сигнала с основного выходатриггера 10, а вторичная посылкакода на схемы происходит по сигналублока 7 контроля на выходе 9. Притоявлении очередной ошибки сигналс блока 7 контроля приводит устройство в исходное состояние.Таким образом, сигнал на любомиз выходов устройства может формироваться двумя каналами: схема совпадения, дешифрующая прямой код - элемент И 4 второй группы - элемент И 4второй группы - выход устройства,схема совладения,дешифрирующая инвертированный сумматорами 1 прямойкод, - элемент И второй группы 4элемент И третьей группы 5,Включение одной группы элементов .И и выключение другой происходит посигналу "Ошибка" с выхода блока 7 З 5контроля.Устройство при появлении описаннь 1 х выше ошибок, вызванных неиспРавностями или сбоями в работе конкрет. -ных элементов, работает следующим 40образом.Неисправность триггера регистра2 проявляется тогда, когда при подаче входного сигнала, требующегоизменения его состояния, он остается в прежнем состоянии. В результатена дешифратор 3 подается другой код,а на выходе устройства возбуждаетсяне тот выход, который должен бытьвозбужден под действием входных сигналов устройства, Это обнаруживается блоком 7 контроля и после вторичной посылки сигналов на входы устройства происходит их инвертирование. В результате этого новый сигнална входе неисправного триггера нетребует изменения его состояния,т.е. неисправность не проявляется,Возбуждение выхода устройства, сопоставленному поданному на входы устройст,ва прямому коду, происходитв этом случае по второму каналу, апервый будет закрыт соответствующимэлементом И третьей группы 5.Неисправности схем совпаденийдешифратора 3 могут привести к ана логичной ошибке на одномвьходовустройства (возбуждению лившс го выхода), если соответствующий неисправной схеме совпадения элемент И второй группы 4 будет закрыт. Влияниеошибки устраняется после инвертиро-,вания сигналов на входах схемы совладения дешифратора 3, так как насоединенный с управляющим входомэлемента И второй группы 4 вход схемысовпадения дешифратора 3 подаетсявместо единичного инвертированныйнулевой ) сигнал, который закрываетпропускающий ложный сигнал элементаИ третьей группы 5Неисправности, вызывающие ошибкитипа 1 -Ф О, приводят к аналогичнымошибкам на выходах устройства (отсутствие возбужденной шины), Влияниеэтих ошибок устраняется за счет воз-буждения необходимого выхода устройства по второму каналу, осуществляемого послеинвертирования входныхсигналов,Неисправности сумматоров 1 ломодулю два могут привести к установкев ложное состояние одного из триггеров, в результате чего возбуждаетсядругая выходная шина устройства,что обнаруживается блоком 7 контроля. Под действием сигнала ошибкиизменяет. свое состояние триггер 10,в результате чего изменяется один извходных сигналов неисправного элемента. Это приводит к тому, что несоответствие определяемого логикойработы выходного сигнала и ложногоустраняется, все триггеры регистраустанавливаются в заданное состояние и на выходе устройства возбуждается заданная шина.вЛюбая неисправность одного изэлементов И первой, второй илитретьей групп может быть критичнатолько в том случае, когда управляющий сигнал требует его противоположного по отношению к вызванному неисправностьюнеисправностями) состояния.При обнаружении блоком 7 контроля ошибок, вызванных такими неисправностями отсутствие возбужденноговыхода при обрыве входа элемента Иили возбуждение второго выхода прикоротком замыкании элемента), изменяется триггер 10, и на неисправный элемент И подается управляющийсигнал, ненротиворечащий вызванномунеисправностью состоянию. При этомсигнал с выхода некоторой схемысовпадения дешифратора 3, ложно проводимый (непроводимый) на выходустройства, снимается, так какединичный набор входных сигналовэтой схемы заменяется нулевыми, авозбуждение необходимого выхода происходит по каналу дешифрации инвертированного кода.Неисправности блока 7 контроля могут вызвать ложный сигнал ошибки. Это не выэйвает ошибки на его выходах. Ситуация ложной невыдачи сигналаошибки не рассматривается, так как это может произойти при одновременной неисправности блока 7 контроля и одного иэ элементов остальной части устройства. условие же коррекции в устройстве ошибок. вызванных неисправностями. нескольких элементов, 10 не ставится.При отсутствии других неисправностей неисправности триггера блока 7 контроля, вызывающие фиксацию ;его состояния, не вызывают ошибок 35 на выходе устройства, так как устройство правильно работает при нахож- . дении триггера в .любом состоянии.Неисправности триггера контрольного разряда 11 могут привести к посылке ложного признака четности в блок 7 контроля и выдаче недостоверного сигнала ошибки в работе устройства, что приводит к.смене одного исправного канала дешифрации вход- и ных сигналов другим. Таким образом, еслифсигнал ошибки на вымоде блока 7 контроля нигде, кроме выше укаэанных случаев, не используется, то неисправности триггера контрольного разряда 11 не являются критичными.В предлагаемом устройстве корректируются любые ошибки дешифратора, вызванные однократными отказами его элементов. Однако, в отличие от прототипа, для осуществления принципа дублирования замещением в предлагаемом устройстве требуется существенно меньше элементов, так как вместо второго набора регистра, дешифратора и блока контроля регистра и дешифратора используется блок элементов сложения по модулю два. Следовательно, предлагаемое устройство при одинаковой корректирующей способности наиболее вероятных ошибок значительно проще прототипа и может быть использовано при.реше-. нии задач повышения надежности диск.- ретных устройств в условиях минимальных аппаратурных затрат.1012262 2 Составитель И. Сигалеселовская Техред М.Гергель кто П "Патент", г. Ужгорюд, ул. Проект или каз 2767/61 Тираж 7 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж-Э 5, Раую