Дешифратор адреса

(7) Заявител 4) ДЕШИФРАТОР АДРЕ Изобретение относится к электрон. ной вычислительной технике и может быть использовано, например, при построении программируемых запоминающих устройств на лавинно-инжекционных ИДП 5 транзисторах с плавающим затвором.Известен дешифратор адреса, содержащий группы включенных последовательно и параллельно МДП-транзисторов, истоки .в группе параллельно включенных ,О транзисторов заземлены, а стоки подключены к выходной шине и через заряд" ные МДП-транзисторы к шинам управленияК недостаткам подобного устройства 1 з следует отнести низкое быстродействие и значительную потребляемую мощность.Наиболее близким по технической сущности и схемной реализации к предлагаемому является дешифратор адреса, 20 содержащийпять входных МДП-транзисторов, четыре МДП-транзистора связи и десять зарядных МДП-транзисторов,стоки первого, второго, третьего ичетвертого входных МДП-транзисторов,объединены и соединены с истоком первого зарядного ИДП-транзистора, затвор которого подключен к затвору,вто"рого зарядного ИДП-транзистора, и собъединенными истоками первого и второго МДП-транзисторов связи, стокикоторых подключены соответственно кпервой и третьей выходным шинам, истоки первого, второго и третьего входных МДП-транзисторов объединены и соединены со стоком пятого входногоИДП-транзистора, с истоком второго за"рядного ИДП-транзистора и с объединенными истоками третьего и четвертогоМДП-транзисторов связи, стоки которыхподключены соответственно ко второйи четвертой выходным шинам, затворывходных МДП-транзисторов соединены свходными шинами, истоки четвертого ипятого входных МДП-транзисторов сое"динены с общей шиной, а затворы ИДП"3 96690 транзисторов связи объединены и подключены к первой управляющей шине,объединенные затвор и исток третьего,объединенные затвор и исток четвертого, объединенные затвор и исток пято-,го и объединенные затвор и исток шестого зарядных МДП-транзисторов соединены соответственно с первой, второй,третьей и четвертой выходными шинамиа стоки этих транзисторов соединены 1 осоответственно с истоками седьмого,восьмого, девятого и десятого заряд"ных МДП-транзисторов, затворы и стокикоторых объединены и подключены к первой шине питания 2. 5К недостаткам известного устройства также следует отнести низкое быстродействие и значительную потребляемую мощность.Цель изобретения - снижение потре-обляемой мощности и повышение быстродействия в дешифраторе адреса,1Дешифратор содержит пять входныхМДП-транзисторов, четыре МДП-транзистора связи и десять зарядных МДП-тран-зисторов, стоки первого, второго, третьего и четвертого входных МДП"транзисторов объединены и соединены с ис"током первого зарядного МДП"транзистора, затвор которого подключен к затвору второго зарядного МДП-транзистора, и с объединенными истоками первого и второго МДП-транзисторов связи, стоки которых подключены соответ"ственно к первой и третьей выходнымшинам, истоки первого, второго и тре" Зфтьего входных МДП-транзисторов объединены и соединены со стоком пятоговходного ИДП-транзистора, с истокомвторого зарядного ИДП-транзистора ис объединенными истоками третьего ичетвертого МДП-транзисторов связи,стоки которых подключены соответственно ко второй и четвертой выходным шинам, затворы входных МДП-транзисторов соединены с входными шинами, истокичетвертого и пятого входных МДП-транзисторов соединены с общей шиной, а затворы МДП-транзисторов связи объединены и подключены к первой управляющей шине, объединенные затвор и исток 50 третьего, объединенные затвор и истокчетвертого, объединенные затвор и исток пятого и объединенные затвор и исток шестого зарядных МДП-транзисторов соединены соответственно с первой, вто рой, третьей и четвертой выходнымишинами, а стоки этих транзисторов соединены соответственно с истоками 5 фседьмого, восьмого, девятого и десятого зарядных МДП-транзисторов, затворы и стоки. которых объединены и подключены к первой шине питания, объединенные затворы первого и второго зарядных МДП-транзисторов подключены ковторой управляющей шине, а стоки этихтранзисторов объединены и подключеныко второй шине питания.На чертеже приведена принципиальная схема, иллюстРирующая пример кон"кретной реализации устройства,Дешифратор адреса содержит; первый1, второй 2, третий 3, четвертый 4 иятый 5 входные ИДР-транзисторы, первый 6, второй 7, третий 8, четвертый 9 МДП-транзисторы связин первый10, второй 11, третий 12, четвертый13 пятый 14, шестой 15,седьмой 16,восьмой 17, девятый 18 и десятый 19зарядные МДП-транзисторы. Затворывходных ИДП-транзисторов 1-5 соединены соответственно с входными шинами20-24; объединенные затворы МДП-транзисторов связи 6-9 соединены с первойуправляющей виной 25, а объединенныезатворы первого и второго зарядныхИДП-транзисторов 10 и 11 соединены совторой управляющей шиной 26; стокиМДП"транзисторов связи 6-9 соединенысоответственно с первой 27, второй28, третьей 29 и четвертой 31 выходными шинами, объединенные стоки и затворы зарядных ИДП-транзисторов 16- 19подключены к первой шине питания 71,а объединенные стоки зарядных МДП-транзисторов 10 и 11 подключены ко второй шине питания 32,МДП-транзисторы 1-5 представляютсобой приборы с индуцированным каналом, МДП-транзисторы 10 и 11 имеют нулевой уровень порогового напряжения,остальные МДП-транзисторы.- приборысо встроенным каналом. При использовании предлагаемого дешифратора адре"са в составе запоминающего устройствавходные шины 20-22 подключаются к шинам прямых и обратных адресов, входные шины 23 и 24 подключаются к шинампрямого и обратного адреса младшегоразряда, первая управляющая шина 25и вторая управляющая шина 26 подключаются соответственно к первой и вто"рой шине управления считыванием и программированием.Принцип действия дешифратора адреса заключается в следующем.В невыбранном режиме на шины 20-22подается потенциал высокого уровня,Формула изобретения 5 9669близкий к потенциалу второй шины питания 32, а на шины 23 и 24 подаетсяпотенциал, близкий к потенциалу общейшины. В этом случае МДП-транзисторы1-3 открыты, а МДП-транзисторы 4 и 5закрыты. На вторую управляющую шину 26подается потенциал второй шины питания 32. Сопротивление открытых МДПтранзисторов 10 и 11 небольшое и напряжение на истоках этих транзисторов Обыстро достигает уровня напряжения навторой шине питания 32. Поскольку пороговое напряжение МДП-транзисторов10 и 11 близко к нулевому и коэффициент влияния подложки мал, так как эти 1 зтранзисторы открыты, то напряжение совторой шины питания 32 передается навыходные шины 27-30. В этом режиме напервую шину питания 31 подается потенциал, равный потенциалу второй шины 20питания 32. Потенциал на выходных шинах 27-30 поддерживается равным потенциалу первой шины питания через МДПтранзисторы 12-19.При считывании на входные шины 20- 2322 подается прямой и обратный код адреса. Пусть МДП-транзистор 4 открыт,а МДП-транзистор 5 закрыт, и на входные шины 20-22 подается потенциал,близкий к потенциалу общей шины. При Фэтом МДП-транзисторы.1"3 закрыты. Навторую управляющую шину 26 подаетсяпотенциал, близкий к потенциалу общейшины, сопротивление МДП-транзисторов1 О и 11 становится большим, происходит разрядшин 27 и 29 через открытыйМДП"транзистор 4 до потенциала, близкого к потенциалу общей шиныТак каксопротивление МДП-транзисторов 10 и11 достаточно велико, а МДП-транзистора 4 достаточно мало,то разряд выходных шин 27 и 29 происходит быстро, арассеиваемая мощность определяется током через МДП-транзисторы 16 и 18, который может быть очень малым,Положительный эффект предлагаемогоизобретения заключается в повышениибыстродействия и снижении потребляемой мощности дещифратора адреса. Быстродействие дешифратора адреса определяется суммарным временем заряда иразряда нагрузочных емкостей, подключенных к выходным шинам, соответственно через открытые МДП-транзисторы 10и 11 и открытый МДП-транзистор 4. Это.время, за счет включенных описанным,образом первого и второго зарядныхМДП"транзисторов 10 и 11, существенноменьше, чем в известном устройстве. 05 6 Потребляемая мощность при считыванииопределяется током через МДП-транзисторы 16 и 18 с большим сопротивлениеми также меньше по сравнению с известным устройством. В режиме программирования на первую шину питания 31 подается высокий потенциал, необходимыйдля записи информации в ячейки памятина основе лавинно-инжекционных МДПтранзисторов с плавающим затвором. Приэтом заряд нагрузочных емкостей до потенциала первой шины питания 31 проис"ходит через транзисторы 12-19. Рассеиваемая мощность в этом режиме определяется током через транзисторы 1215, который значительно меньше по сра"внению с током, потребляемым в этомрежиме известным устройством. Дешифратор адреса, содержащий пять входных МДП-транзисторов, четыре МДП- транзистора связи и десять зарядных МДП-транзисторов, стоки первого, второго; третьего и четвертого входных МДП-транзисторов объединены и соедине. ны с истоком первого зарядного МДП- транзистора, затвор которого подклю" чен к затвору второго зарядного МДП- транзистора, и с объединенными истоками первого и второго МДП-транзисто" ров связи, стоки которых подклюценй ;соответственно к первой и третьей выФ.ходным шинам, истоки первого, второго. и третьего входных МДП-транзисторов объединены и соединены со стоком пятого входного МДП-транзистора, с ис" током второго зарядного МДП-транзисто. ра и. с объединенными истоками треть" его и четвертого МДП-транзисторов связи, стоки которых подключены соответственно ко второй и четвертой выходным шинам, затворы входных МДП-транзисторов соединены с входными шинами, истоки четвертого и пятого входных МДП-транзисторов соединены с общей шиной, а затворы МДП-транзисторов связи объединены и подключены к первой управляющей .шине, объединенные затвор и исток третьего, объединенные затвор и исток четвертого, объединенные затвор и исток пятого и объединенные эатвор и истрк шестого зарядных МДП-трвнэисторов соединены соответственно спервой, второй, третьей и четвертойвыходными шинами, а стоки этих транзисторов соединены соответственно с, Шекмар уль еда Тираж 959 ИПИ Государственног по делам изобретени 5, Москва, Ж, Ра сноеСССРий Подп о комитет й и откры ушская нааказ 7901/77д. 4 ППП "Патент", г. Ужгород, ул. Проектна ил 7 966905 8истоками седьмого, восьмого, девятого равляющей шине, а стоки этих транзиси десятого зарядных МДП-транзисторов, торов объединены и подключены ко втозатворы и стоки которых объединены и рой шине питания.подключены к первой шине питания, о т- Источники информации,л и ч а ю щ и й с я тем, .что, с.цельюпринятые во внимание при экспертизе снижения потребляемой мощности и повы. Патент США И 3938108, кл. 340- щения быстродействия, объединенные за, 0.02.76.творы первого и второго зарядных МДП. Патент США У 4094012, кл. 365- транзисторов подключены ко второй уп, 06.06 78