Дешифратор время-импульсных кодов

Союз СоветскнкСоциалистическихРеспубпнк ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц 1987812(51) а. Кд. Н 03 К 13/2 тт Н еэт 1. У 02 Гфеудерствелкьш квинтет СССР пв делам кэебретенкй и открытий(54) ДЕШИФРАТОР ВРЕМЯ-ИМПУЛЬСНЫХ КОДОВ 1Изобретение относится к техникесвязи, а именно к радиолокации иможет быть использовано в системахпередачи информации по каналам, подверженным воздействию, помех, в частности, в бортовых радионавигационных устройствах.Известны дешифраторы, выполненные на основе преобразователей время"код11,Такие дешифраторы эффективны лишьпри небольшой плотности помехи навходе. При повышении плотности помехвес, габариты и стоимость таких устройств недопустимо возрастают.Наиболее близкими к предлагаемому являются дешифраторы, построенныена сдвиговых регистрах, Достоинствами таких дешифраторов являются: вы"сокая стабильность работы, отсутствие подавления полезных сигналовпри предельных плотностях помех 1 21,Однако при большой временной базе и высокой разрешающей способности 2требуются сдвиговые регистры с оченьбольшим количеством разрядов, чтоснижает надежность устройства и усложняет его.Цель изобретения - повышение на дежности устройства, Кроме того,достигается упрощение устройства засчет исключения сдвигового регистра.Поставленная цель достигается тем,что в устройство, содержащее генератор тактовых импульсов, выходной зле.мент И, один из входов которого подключен к входу устройства, а выход -к выходу устройства, введены счетз чик, алемент НЕ и адресное запоминающее устройство, содержащее дешифратор адреса, элемент ИЛИ и п-ячеек,состоящих из статического триггера, 20входного и выходного элемента И иэлемента НЕ, причем выход генераторатактовых импульсов подключен к входу.счетчика, к первым входам выходных)лементов И ячеек адресного запоми 987 81250 55 нающего устройства, через элементНЕ - к первым входам входных элемен-.тов И ячеек адресного запоминающегоустройства, выходы счетчика поразрядно соединены с входами дешифратораадреса адресного запоминающего устройства, каждый выход которого соответственно соединен с вторыми входами входных и выходных элементов Иячеек адресного запоминающего устройства, вход устройства подключенк третьим входам входных элементовИ, выход статических триггеров и через элемент НЕ - с нулевым входомэтих же триггеров выходы каждогоиз которых через выходные элементыИ подсоединены к входам элемента ИЛИ,выход которого подключен к второмувходу выходного элемента И.Сущность изобретения заключаетсяв том, что цифровой сдвиговый регистриспользуемый в прототипе, заменяетсяадресным ЗУ в комбинации со счетчиком и элементом НЕ. Необходимый положительный эффект в виде повышения надежности достигается за счет введения новых элементов и соответствующихсвязей в устройстве,Значительно большая удельная емкость ЗУ по сравнению со сдвиговымрегистром также обеспечивает дополнительный положительный эффект,На чертеже изображена функциональ.ная схема устройства,Выход генератора 1 тактовых импульсов подключен к входу счетчика2, к входу считывания адресного запоминающего устройства 3 и далее кпервым вхсдом выходных элементов ИИ 4-1-(4-п), также выход генератора1 через элемент НЕ 5 подключен к вхо.ду записи запоминающего устройства3 и далее - к первым входаи входныхэлементов И 6-1-(6-и). Выходы счетчика 2 поразрядно соединены с адресными входами запоминающего устройства3 и далее - с входами дешифратораадреса 7, каждый выход которого соответственно соединен с вторыми входами входных и выходных элементов И 6-1"(6-и) и 4-1-(4-и) . Вход устройстваподключен к входу элемента И 8, квходу запоминающего устройства 3 идалее - к третьим входам входныхэлементов И 6-1-(б-п), выход каждого из которых соединен с единичнымивходами статических триггеров 9"1(9-и) и через элемент НЕ 10"1-(1 О-п),с нулевым входом этих же триггеров 5 О 15 20 Ф 25 30 35 ю 45 1,9-1-(9-и). Выходы статических триггеров 9-1-(9-и) через выходные элементы И 4-1 в (4-и) подключены к входам элемента ИЛИ 11, выход которогоявляется выходом запоминающего устройства 3 и подсоединен к второмувходу элемента И 8. Выход элементаИ 8 является выходом устройства,Дешифратор время-импульсных кодовработает следующим образом.Уенератор 1 тактовых импульсов непрерывно генерирует последовательность импульсов типа меандр, поступающих на счетцик 2, на элемент НЕ 5и на вход считывания запоминающегоустройства 3 т.ена элементы И 4-1(4-п), Инвертированная тактоваяпоследовательность с выхода элемента НЕ 5 поступает на вход записизапоминающего устройства 3, те, наэлементы И 6-1-(б-п), Частота генератора и емкость счетчика выбранытаким образом, чтобы период заполнения сцетчика точно соответствовалвременной базе кода,Счетчик 2 через дешифратор / пооцередно подает разрешающий потенциал на различные ячейки запоминающегоустройства 3 ( вторые входы элементовИ б-(б-и) и 4-1:(4-п), т,е, меняется адрес на адресном входе запоминающего устройства,В течение времени существованиякаждого адреса на запоминающем устройстве 3 приходят последовательнодва импульса; импульс считывания навход считывания ( на элемент И 4-1(4-п), затем импульс записи на входзаписи запоминающего устройства 3( на элемент И 6-1-(б-п),В случае, если на входе устройства имеется импульс, то он попадаетна информационный вход запоминающего устройства 3 и далее на входэлементов И б-(б-и) и, совпадаяс импульсом записи, через элементИ 6-1-6-и зафиксируется триггером9-1-(9-п), Если импульс на входеотсутствует, то с помощью элемента НЕ 1 О-(1 О-и) и триггер 9- 1-(9-и) будет установлен в нулевое положение. Как указано выше, перед импульсом записи на данном адресе появля" ется импульс считывания,В случае, если триггер 9-1-(9-и) в предыдущем цикле работы сцетчика 2, т.е. на временном расстоянии равным базе кода, был установлен в положение н", на выходе элемента9878 И ч" 1-(1-и) появится импульс, который через элемент ИЛИ 11 поступитна вход элемента И 8, где совпадаетс входным импульсом, если он в этотмомент присутствует, и пройдет навыход устройства, Таким образом произойдет декодирование.Адресное запоминающее устройство3 может быть любой структуры, важно лишь, чтобы оно имело необходимые входы и выходы " вход записи,вход считывания, входы адреса, информационный вход и выход информации,Положительный эффект в виде повышения надежности обеспечивается введением запоминающего устройства исчетчика с соответствующими связями.Выход из строя одной ячейки памятипрототипа приводит к полному пре-20кращению его работы,В предлагаемом устройстве отказодной из ячеек запоминающего устройства лишь несколько снижает эффек"тивность работы устройства (обратно 25пропорционально общему количествуячеек памяти),Например, дешифратор предназначен для декодирования время-импульсного кода с базой Т=1.00 мкс и разрешающей способностью г=0,1 мкс,КоличествО ячеек памяти и= - =00,Если дешифратор выполнен на сдвиговом регистре то выход из строя лю 35бого элемента сдвигового регистраприводит к выходу из строя всего устройства, т.е. суммарная вероятность формула изобретения Дешифратор время-импульсных кодов, содержащий генератор тактовых импуль" сов, выходной элемент И, один из вхо- .дов которого подключен к входу устройства, а выход - к выходу устрой" ства, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности, в него введены счетчик, элемент НЕ и адресное запоминающее устройство, содержащее дешифратор адреса, элемент ИЛИ и и ячеек, -состоящих каждая из статического триггера, входного и выходного элементов И и элемента НЕ, йричем выход генератора тактовых импульсов подключен к входу счетчика, к первым входам выходных элемен. тов И ячеек адресного запоминающего устройства, через элемент НЕ к первым входам входных элементов И ячеек адресного запоминающего устройства, выходы счетчика поразрядно соединены с входами дешифратора адреса адресного запоминающего устройства, каждый выход которого со 40 отказал= Аи=1 аоо,где А - вероятность отказа ячейкипамяти сдвигового регистра. Дешифратор на запоминающем устройстве будет содержать Ил =1000 ячеек памяти и и, =1 од, 100010 ячеек счетчика, а также йекоторое число управляющих схем, эквивалентное в нашем случае100 ячейкам сдвигово"50 го регистра, В этом дешифраторе полный отказ произойдет только в случае выхода из строя одной из управляющих схем или триггеров счетчика (выходом из строя одной из ячеек памяти мож 55 но пренебречь),Полагая, что вероятность отказаячейки, счетчика предлагаемого уст 12 6ройства равна А получим суммарнуювероятность отказаЛ= И А 1 ОО ,т.е. надежность предлагаемого аещиф.ратора выше, чем у прототипа в рассматриваемом случае в9 раз.Дополнительно следует учесть, чтоположительный эффект обеспечиваетсяиспользованием в дещифраторе распро"страненных в настоящее время адресных запоминающих устройств, плотностьупаковки информации в которых в несколько раз больше, чем в сдвиговыхрегистрах,При практической реализации устройства-прототипа Юспользовать микросхемы с большой степенью интеграции,даже в случае появления таких мик-.росхем в дальнейшем, принципиально иепредставляется возможным, так как припереключении кодов необходимо изменять длину сдвигового регистра, т.е.иметь отводы от него, что заставляет набирать сдвиговый регистр из значительного числа коротких кусков.Предлагаемый дешифратор включаетединый элемент памяти, реализующийна одной микросхеме, тем более, чтоемкость последних достигает нескольких кБит на корпу.ответственно соединен с вторыми входами входных и выходных элементов Иячеек адресного запоминающего устройства, вход устройства подключенк третьим входам входных элементовИ, выход каждого входного элементаИ соединен с единичным входом статических триггеров и через элементНЕ с нулевым входом этих же триггеров, выходы которых через выходныеэлементы И подсоединены к входамэлемента ИЛИ, выход которого подключенк второму входу выходного элемента И. 87812 8 Источники информации,принятые во внимание при экспертизе1. Файенгольд И.И Шиянский В,ВК оценке эффективности функционирования двух систем построения импульс.ной аппаратуры дальномерного канала систем ближней навитации, Вопросы радиоэлектроники". - вып. 5, 1971. о 2, Авторское свидетельство СССРй 365039, кл, Н 03 К 1 У 24, 1970(прототип). ВНИИПИ Заказ 10326/46Тираж 9 Я Подписное филиал ППП "Патент",г. Ужгород, ул. Проктная, 4