Дешифратор

,СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК о Н 03 К 13 2 САНИЕ ИЗОБРЕТЕНИЯ ДЕТЕЛЬСТ СИОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. Каталог электронных схем фирмыТехаз,пз 1 гшпепФз зИ. Епфапд, 1971,р р, 9-192,2, Авторское свидетельство СССР610298, кл.03 К 1324, 29.10.76,(54) (57) . ДЕШИФРАТОР, состоящий иэсимметричного входного каскада, содержащего в каждом из двух каналов переключающий и инвертируюшнй в.р-а транзисторы с объединенными между каналами.эмиттерами, и выходного каскада, содержащего в каждой из четырех группа-р-Втранзисторы и инжектируюшне р-ар транзисто-,ры с объединенными базами, причем кол.лекторы ра-р транзисторов каждой группы соединены с базой вцходногол-р-лтранзистора той же группы, а также содержащийшины питания, йулевого потенциала, две 1.входные и четыре выходные шины, при этомколлекторы выходных а -р-а транзисторовкаждой группы соединены с соответствующей выходной шиной, а эмиттеры всех,инжектируюших рМ;р транзисторов связанй.801050110 с шиной питания, отличающийся тем, что, : с целью повышения быстродействия и натру: зочной способности, база переключающеготранзистора подключена к коллектору пер: вого инжектнрующего транзистора н к соответствующей входной шине, объединенные эмиттеры переключающих и базы первыхинжектирующих транзисторов соединены собъединенными эмиттерами ннвертирующих , с базами вторых инжектируюших транзисторов и с шиной нулевого потенциала, коллекторы инвертирующих транзисторов каж дого нз кайалов связаны с соответствующим объединением базы а-р-и и коллектора р-и-р выходных транзисторов, коллекторы переключающих транзисторов каждого из каналов соединены с соответствующим объединением базы инвертнрующего и коллекто-ра второго инжектирующего транзисторов , того же канала и с соответствующим объединением базы а-р-ри коллектора р-а.р выхо-. дных транзисторов, причем эмиттеры п-р.г 1 и базы рМ-р выходных транзисторов по.:парно объединены и соединены с шиной ,нулевого потенциала, а объединенные по Фвай ; Марио коллекторы выходных а-р-Птранзисто;ров подключены к соответствующей выходной шине, Ю ЭаайИзобретение относится к вычислительной гехнине и предназначено для использования в качестве одного иэ элементов управления матрицей памяти интегрального запоминающего устройства с произвольной выборкой информации,Известны многоканальные дешифраторы, состоящие из входных и выходных дешифрирующих каскадов 11.Недостатками дешифраторов являются сложность построения, низкая степень интеграции на кристалле и значительное потребление мощности.Известен также дешифратор, состоящий из симметричного входного каскада, содержащего в каждом из двух каналов переключающий и инвертирующий /2-р-И. транзисторы с объединенными между каналами эмиттерами, и выходного каскада, содержащего в каждой из четырех групп 6-р-ру транзисторы н инжектирующие р-И-р транзисторы с объединенными базами, причем коллекторы рп-р транзисторов каждой группы соединены с базой выходного й.р-утранзистора той же группы, а также содержащий шины питания, нулевого потенциала, две входные и четыре выходные шины, при этом коллекторы выходных и-р-цтранзисторов каждой группы соединены с соответствующей выходной шиной, а эмиттерц всех инжектирующих р и-р транзисторов связаны с шиной питания 2.Недостатком его является сравнительно невысокое быстродействие и низкая нагрузочная способность.Цель изобретения - повышение быстродействия и нагрузочной способности устройства.Этд цель достигается тем, что в дешифраторе, состоящем из симметричного 15 20 25 ЗО 35 входного каскада, содержащего в каждом из двух каналов переключающий и инвертирующийп-р-ц транзисторы с объединенными между каналами эмиттерами, и выход. 4 О ного каскада, содержащего. в каждой из четырех групп и-р-и транзисторы и инжектирующие р-ур транзисторы с объединенными базами, причем коллекторы р-и р транзисторов каждой группы соединены с базой выходногол-р-п транзистора той же группы, а также содержащий шины питания, нулевого потенциала, две входные и четыре выходные шины, при этом коллекторы выходныха-р-Птранзисторов каждой группы соединены с соответствующей выходной шиной, а эмиттеры всех инжектирующих р-Фр транзисторов связаны с шиной питания, база переключающего транзистора подключена к коллектору первого инжектирующего транзистора и к соответствующей входной шине, объединенные эмиттеры переключающих и базы первых инжектирующих транзисторов соединены с объединенными эмиттерами инвертирующих и базами вторых инжектирующих транзисторов и с шиной нулевого по тенцидлд, коллекторы инвертирукнцих тран зисторов каждого из каналов связаны с соответствующим объединением базы П.р-.у и коллектора р-л р выходных транзисторов, коллекторы переключающих транзисторовкаждого из каналов соединены с соответствующим объединением базы инвертирующего и коллектора второго инжектирующего транзисторов того же канала и с соответствующим объединением базы П-р-йи кол. лектора р-П-р выходных транзисторов, причем эмиттеры 1-р-абазы и базы р-пр выходных транзисторов попарно объединены и соединены с шиной нулевого потенциала,а объединенные попарно коллекторы выход-ных И-р-Ргтранэисторов подключены к соответствующей выходной шине.На чертеже показано предлагаемое устройство.Дешифратор содержит в каждом каналевходного каскада переключающий транзистор 1, эмиттер которого объединен с базой первого инжектирующего р-П-р транзистора 2. База переключающего транзистора 1 объединена с коллектором транзистора 2 и подсоединены к соответствующей входной шине 3-1 и 3-2. Базы первых инжектирующих транзисторов 2 обоих каналов со тинены с эмиттерами транзисторови подсое. динены к объединенным эмитерру д-рП инвертирующего транзистора 4 и соединенным между собой базам вторых инжектиру. ющих р-а.р транзисторов 5 обоих каналов, а также к шине б нулевого потенциала. Коллектор переключающего транзистора 1 соединен с базой инвертирующего транзистора 4 и с коллектором второго инжектирующего транзистора 5 того же канала, а также с объединением баз д-р-г 2 транзисторов 7 и 8, и коллекторов р-д-р выходных транзисторов 9 и 10 для левого канала входного каскада и соответственно с объединением баз п-р.ц транзисторов 11 и 12 и коллекторов рП-р выходных транзисторов 13 и И для правого канала входного каскада, Эмиттеры первых инжектирующих ру-р транзисторов 2 обоих каналов присо. единенц к шине 15 питания. Коллекторы транзисторов 4 подсоединены к объединениям базару-р и коллекторов р-П-р выходных транзисторов 169 для левого канала входного каскада и соответственно к объединениям баз П-р-гг и коллекторов р-и-р выходных транзисторов 20-23для правого канала входного каскада,Эмиттеры транзисторов 5, 9, О, 3, 14, 18, 9, 22 и 23 связаны с шиной 15 питания. Змиттеры и базы транзисторов 16 и 20, 18 и 22, 7 и 11, 9 и 3, 12 и 7, 14 и 19, 8 и 21, 10 и 23 объединены попарно и подсоединены к шине б нулевого потенциала коллекторы транзисторов 16 и 20 подключены к выходной шине 24, коллекторы транзисторови 11 - к выходной шине 25, коллекторы транзисторов 12 и7 - к выход1050110 Шина О О 1 О О 1 О О О 1 1 О 1 15 О 1 О О 6 аа ВыхЗ бых.2 Состнвнтсл Л. СкТелр 11 Вс 1 сираж н:идарственного ком изобретений н о Ж - 35, Раушска нтз, г. Ужгород,обелеваКо 11 о итета СС ткрытий я иаб д ул. Прое ректор В Гири"кпиениР 4/5 тиая, 3ной шине 26, а коллекторы транзисторов21 и 8 -- к выходной шине 27,Дешифратор работает следующим образом,Если на одной из входных шин 3-1 подается сигнал логического 0, а на другую входную шину 3-2 - сигнал логической 1, ток от источника питания + Ед инжектируется р-и-р транзисторами 2 левого и правого каналов в базы соответствующих Ю-р-Странзисторов 1. Инжектируемый транзистором 2 левого канала ток через вход.ную шину 3-1, к которой приложен сигнал логического О, замыкается на шину Б нулевого потенциала.Транзистор 1 левого канала окажется запертым и высокий потенциал его коллектора прикладывается к базе гЕ-р-птранзнстора 4 левого канала и к базам транзисторов 7 и 8, а в правом канале транзистор 1 Редактор О. ФилипповаЗаказ 846/5 бВНИИПИ Госпо делам113035, МоскваФилиал ППП Пат 4отпирается током, инжектируемым транэис.1 ором 2, при уровне логической 1 на входной шине 3-1. К базе Фр-Г 7 транзистора 4 правого канала и базам транзисторов 1 и 12 прикладывается низкий потенциал коллектора открытого транзистора. Данные све. дены в таблицу,10 3-1 3-2 24 25 26 27 О О 1 О О О