Дешифратор

(54)(57) ЛЕШИстробируюший ии)входов, 2 вывзисторы и 2 л гпенных р-каналь ФРАТОР, содержащий и) адресных парафазкых дов, Р -канальные транрупп параллепьно соединых транзисторов, приГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) 1. Букреев И.Н, и др, Микрронные схемы цифровых устройств."Совесткое радио, 1975, с.311,чем в каждой из 2 групп истоки рканальных транзисторов соединены между собой и подключены к плюсовой шине, а их сажи подключены к соответствующим выходам дещифратора, о т л и ч а ю ш и й с я тем, что, с целью упрощения дешифратора и снижения потребпяемой им мощности, й -канальные транзисторы-1 разделены на )и+1. групп по 2 транзисторов в каждой - в группе, пр:.чем исток Р -канального транзистора первой группы подключен к минусовой шине, сток каждого и -канального транзистора в каждой-ой группе, кроме группы (в+1)-й, подключен к истокам двух о -канальных транзисторов группы , ( +4 й, а каждый-ий сток каждого из двух и -канальных транзисторов группы (ш+ф-й группы подключен к выходу . - (2 +1 -го дешифратора,10817 Изобретение отйосится к пцпупроводниковой электронике и вычислительной технике и может быть использовано при построении устройств, выполненных на основе комплиментарной МОП-технапогии,Известен дешифратор, содержаший -канальные и р-канальные транзисторы плюсовую и минусовую шины питаИЗния, Э -адресных входов и 2 выходов Однако данный дешифратор обпадаетнизшим быстродействием,.Целью изобретения является упрошение дешифратора и снижение потребляемой им мощности.35 Укаэанная цель достигается тем,что дешифратор, содержаший стробируюший и в адресных парафаэных входов,2 выходов, ъ -канальных транзисторовйи 2 групп параллельно соединенныхр-канальных транзисторов, причем в каж.дой из 2 групп истоки р-канальныхФтранзисторов соединены между собойи подключены к плюсовой шине, а ихстоки подключены к плюсовой шине, аих стоки подключены к соответствующимвыходам дешифратора, и -канальныетранзисторы разделены на в +1 групппо 2 транзисторов в каждой 1 -йгруппе, причем истока -канальноготранзистора первой группы подключен кминусовой шине, сток каждого 6 -каналь ного транзистора в каждой 1 -й группе, кроме группы (ии+Ц-й подключен к истокам двух 0 -канальных транзисторов55 группы (1 +1) - й,. а каждый-й сток каждого из двух-канальных транзисторов группы ( в+1)-й группы 5 о Наиболее бпизким техническим реще нием к изобретению является дешифратор, содержаший стробируюший и Ф -адресных парафазных входов, 2 выходов, и -канальные транзисторы и 2 групп параллельно соединенных р-канальных транИ зисторов,причем в каждой из 2 групп истоки р-канальных транзисторов соединены между собой и попкпючены к плюсовой шине, а их стоки подключены к соответствуюшим выходам дешифратора 2 25Оешифраторы подобного типаобладая хорошим быстродействием, требуют для реализации логических функций бопьш ого числа транзисторов, что усложняет устройство и увеличивает потребляемую им мошность. 90 подключен к выходу-(2 +1) дешиф-ра тора,На чертеже приведена принципиальнаяэлектрическая схема предлагаемого дешифратора, дешифратор содержит плюсовую шину 1, минусовую шину 2, стробируюший вход З,в -парафазных прямыхвходов 4-1-4 щ и инверсных входов5-1-5- И, подключенных к каждой их2 групп 6-1-6-2, содержаших поиФ -параллельно соединенны р-канальныхтранзисторов, истоки 7-1-7-2 , котоФрых подключены к плюсовой шине 1,а стоки 8-1-8-2 - к выходам 9-1-9 Я2 дешифратора, группы 10-1-10 (а+1)И -канальных транзисторов, истоки11-1-11-2 которых подключены кИстокам 12-1-12-2 последовательноФсоединенных П -канальных транзисторов,дешифратор работает следуюшим образом.При подаче на етробируюший вход 3логического уровни "0" на всех выходахдешифратора появляется логический уровень "1" (дешифратор заперт), Приэтом единственный п -канапьный транзистор группы 10-1 заперт, а р-канальныетранзисторы, управляемые от стробируюршего входа 3, во всех группах 6 1 6-2открыты, и через них на выходы 9-19передается напряжение плюсовойшины 1 источника питания,В рабочем режиме, когда на стробируюший вход 3 подан,логический уровень"1", единственный П -канальный транзистор группы 10-1 постоянно открыт, инапряжение на его стоке 12-1 равнонапряжению минусовой шины 2 источникапитанчя, а р-канальные транзисторы, управляемые стробируюшим входом З,во всехгруппах 6-1-6-2 щ постоянно заперты.Когда на адресные парафаэные входы 4-1,5-1, 4- щ , 5- щ подана произвольнаякомбинация двоичного кода, среди группр-канальных транзисторов 6-1-6 2 щвыбирается одна единственная группа6- , в которой все транзисторы оказываются запертыми. Таким образом,выбранный выход 9-, изолируется отплюсовой шины 1 источника питания, вто время как каждый иэ остальныхвыходов 9-1 ( 1 4 1 ) соединен с шиной 1через хотя бы один открытый транзисторв соответствуюшей групп по 6- ,Предлагаемый режим обеспечивается . соответствуюшим подключением затворов р-канальных транзисторов к парафазным входам,10817 Как следует из схемы и -канальныетранзисторы образуют древовидную структуру, причем сток каждого транзистора12-к в группе 10- 6 подключен к истокам 11-2 к и 11 (2 к.+1) двух транзисторов в гругЬе 10- ( 1+1). Эти дватранзистора управпяются от парафазноговхода 4-, 5-, и, следовательно,при любой входной комбинации двоичногокода всегда один из них заперт, а вть Орой открыт, Бпагодаря такому вкл:очениюпод воздействием входной комбинациидвоичного кода в группах 10 "-10(п 1+1) образуется цепочка из открытыхтранзисторов, соединяющая выбранный 15выход 9- со стоком 12-1 открытоготранзистора группы 10-1, а следовательно и с минусовой шиной 2 источника питания,Так как, кроме того, выбранный выход 9-изолирован от плюсовой шиныисточника питания то на этом выходепоявляется логический уровень "Оф(соответствующий напряжению минусовойшины 2 источника питания),На пути любого другого выхода 9-)(Ф ) к минусовой шине найдетсяхотя бы один запертый и -канальныйтранзистор ( хотя бы в одной из групп10-2-10-(111+1), и поэтому все выходы, 30кроме выбранного 9- , изопированы отминусовой шины. Кроме того, все выходы 9-1-9- ю соединены с плюсовойшиной 1 и на них появляется логическийуровень "1", соответствующий напряжению этой шины,Преимушество предпагаемой схемызаключается в том, что в ней каждый11 -канальный транзистор в группах10-1-10-п 1 обспуживает не один, как 40в известной, а нескопько выходов. Вчастности, единственный транзисторгруппы 10-1 обслуживает все 2 выхо.Фдов каждый иэ двух транзисторов групВв-пы 10-2 обслуживает по 2 выходов и 45т,д. Бпагодаря этому число д-канальныхтранзисторов в предлагаемой схеме де 90 4шифратора щ -разрядного кода со стробированием составляет 2 - 1 против 2 ф" (о+1) в дешифраторе-прототипе. При 1 и= 5, например, эти числа равны соответственно 63 и 192,Число р-канальных транзисторов в обоих схемах вринаково и равно 2 ф (1 и+1), Уменьшение общего числа транзисторов позволяет сократить занятую ими плошадь кристалла и упростить электрические связи.Потребляемая динамическая мощность (т,е. мощность, рассеиваемая при перекгоочениях схемы) в предлагаемом дешифраторе меньше, чем в известном по следую. щим причинам.Как известно, логичесиие схемы на комплементарных МДП-транзисторах в статическом режиме потребляют весьма незначительную мощность, В динамическом режиме потребляемая мощность возрастает пропорционально частоте переключения, причем заметную долю прироста мощности определяют сквозные броски тока от плюсовой шины питания к минусовой через перекпючаюшиеся вентили. В известной схеме при переходе от ранее выбранного 1.-го к вновь выбранному-му выходу броски тока возникают как в-м, так и в 1 -м вентилях, кроме того, броски возможны также и в других вентилях, что зависит от сочетания единичных и нулевых уровней в ПРЕДЫДУЩЕЙ 1 -й И СЛЕДУЮЩЕЙ 1 -й входных комбинациях двоичного кода, а также от задержек распространения управляющих сигналов в схеме.В предлагаемом дешифраторе, независимо от действия перечисленных причин, дпя броска тока существует лишь один путь, проходящий через единственный транзистор группы 10-1 и поэтому ток, потребляемый от источника питания в переходном режиме, меньше, чем в известном дешифраторе.Состкктор А,Шандор Техр никовКоррек тель Б С,Леге о исное род, ул. Проектная,ал ППП фПатентф, г. У каз 1565/52 Тираж 862 ВНИИПИ Государственното комитета СС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб