H03K 13/258 — H03K 13/258

Номер патента: 439917

Опубликовано: 15.08.1974

Авторы: Драчук, Семигин

МПК: H03K 13/258

Метки: код-сдвиг, фазы

...пропускает пх на счетный вход счетчика 21 переменной (илп опорной) фазы, для чего сигналы с выхода счетчика 2 подаются на управляющий вход двухкомандного коммутатора 9 и на управляющие входы группы вентилей 22 старших разрядов, осуществляющих начальную установку счетчика 21 переменной фазы путем занесения ца него текущего значения старших разрядов кода фазы (в данном примере код 000.010).Счетчик 21 переменной фазы формирует исходные сигналы, преобразующиеся формпро вателем 24 переменной фазы в выходное напряжение шины 28 переменной фазы.Для обеспечения высокой надежности преобразователя двухкомандный коммутатор 9 выполнен двухканальным.Сигналы со всех разрядов счетчика 2 опорцой фазы подаются на входы схемы И 20, на выходе которой...

Номер патента: 447835

Опубликовано: 25.10.1974

Авторы: Каратаев, Куличенко

МПК: H03K 13/258

Метки: согласованный, фильтр, цифровой

...ИЗ(БРЕТЕНИЯ 15 Цифровой согласованный фильтрдля приема составного сигнала, сгруппированкого в блоки двух-видов, содержащий регистры сдвига, схемы записи в регистр, генератор 20 таКтовЫХ ИмнуЛЬСов, О т л и Ч а -.ющийс я тем, что, с целью упрощения фильтра, он выполнен по двухкаскадной схеме с регистром сдвига в каждом каскаде, при чем отводы. регистра перВогОБаскада подключены через сумютор параллельно к двум ограничителям, каждый из которых через свою схему фИф, управляемую тактовым гвзо нератором, подключен ко входуждущего иультивибретора, выход одного иультивибратора подключен параллельно к схеме записи в регистр сдвига каскада и к схеме фИЛИф, выход второго мрьтивибратора - только к схеме ИБИф, которая подключена к продвигающему...

Номер патента: 450348

Опубликовано: 15.11.1974

Автор: Гулевский

МПК: H03K 13/258

Метки: дешифратор, кодовых, комбинаций

...регистров сдвига 25 и 26.Регистры сдвига 25, 26 определяют номера комбинаций в рекуррентных последовательностях. Разряды регистра сдвига 25 соединены каждый с восемью формирователями 29 выходпь 1 х сигналов, а разряды регистра сдвига 26 соединены с ключами 15 - 22.Дешифраторы 27, 28 последних комбинаций формируют сигналы, производящие остановку формирователей тактов 23, 24 и установку рекуррентных регистров 11, 12 в исходное состояние. Формирование сигналов на выходах дешифраторов происходит после поступления на их входы с регистров 11, 12 комбинации 0001 и 001.Формирователи 29 выходных сигналов формируют сигналы, однозначно соответствующие дешифрируемым комбинациям. Сигналы на выходах формирователей 29 выделяются в том случае, если на...

Номер патента: 467466

Опубликовано: 15.04.1975

Авторы: Ивенский, Климов, Сенаторов

МПК: H03K 13/258

Метки: команд, шифратор

...и О. Эта посылка продолжается до тех пор, пока не происходит сравнение выданного кода и кода квитанции.С появлением сигнала на выходе этой схемы прекращается сигнал на выходе инвертора, логические элементы И первой пары закрываются, а один из логических элементов И второй пары открывается, Выходы этой пары логических элементов И соединены с выходными шинами нечетных бит с перекрестием, в результате чего обеспечивается выдача последней исполняющей команды посылки. Длительность этой посылки определяется реле времени. На вход реле времени подается сигнал со схемы сравнения кодов. Выходной этом А - два символа для передачи печетплых бит кода команды (1 А и 0 А), Б - два Стартовая кодовая группа включает один из двух приемных дешифрирующих...

Номер патента: 535731

Опубликовано: 15.11.1976

Авторы: Гордон, Нурмухамедов

МПК: H03K 13/258

Метки: дешифратор, последовательностей, рекуррентных

...п при скорости передачи, равной тактовой частоте дешифратора. При скорости передачи в два раза меньшей, чем тактовая частота дешифратора, каждая информационная единица преобразуется в приемном - устройстве в комбинацию вида 10, а каждый О - в комбинацию вида 65 400, поэтому 2 п-разрядный регистр с логическими обратными связями с разрядов 2 Й и 2 п может рассматриваться как п-разрядный регистр с логическими обратными связями разрядов Й и п, если скорость передачи в два раза меньше, чем тактовая частота дешифратора.На фиг, 1 показана блок-схема предлагаемого устройства; на фиг. 2 - пример использования этого устройства в приемнике служебных команд и контрольных тестов аппаратуры управления.Предлагаемый дешифратор содержит регистр 1, схемы...

Номер патента: 540372

Опубликовано: 25.12.1976

Авторы: Березин, Котов, Склизков

МПК: H03K 13/258

Метки: регистр, сдвига

...и выходы инверторов соединены между собой через транзисторы 7 и 8. В начальный момент 1 О времени средние фронты импульсов всех последовательностей, формируемых генератором 2, совпадают между собой. Затем импульсы последовательности 16 открывают транзистор 9, через который информация начинает поступать на вход первого инвертора, Одновременно с этим импульсы последовательностей 17 и 18 выключают транзисторы 7, 8 между инверторами и на время перезаписи информации статический триггер распадается на две самостоятельные динамические ячейки памяти, образованные паразит- ными емкостями входа инверторов 12, 13. На вход первой ячейки поступает информация с выхода предыдущего разряда, а вторая ячейка, сохраняя прежнее состояние, является...

Номер патента: 547969

Опубликовано: 25.02.1977

Авторы: Герасимов, Сапега

МПК: H03K 13/258

Метки: временной, интервал, кода

...з единичное состояние триггеры 2и 3. Уровень напряжения с триггера 2 выдается на генератор 1, который начинаетвырабатывать импульсы, причем появлениепервого импульса жестко связано с передним фронтом уровня напряжения эт триггера2,Импульсы с генератора 1 поступают насчетный вход счетчика 8, элемент 10сравнения и элемент 7 стробирования. Кроме того, импульсы с первого отвода линиизадержки генератора 1 через переключатель11 поступают на вход вентиля 4, на второйвход кэтэрого поступает высокий уровеньнапряжения эт триггера 3. Импульсы с вентиля 4 через элемент ИЛИ 6 пэступаютна второй вход генератора 1 в качествезапаздываюшей обратной связи,Когда в младших разрядах счетчика 8 установится число, равное числу в младшихразрядах...

Номер патента: 572923

Опубликовано: 15.09.1977

Авторы: Касич, Штейнберг

МПК: H03K 13/258

Метки: код, частоты

...на вход 13 - сигнал 30 кода, соответствующего наименьшему периоду измерения, выходные сигналы снимаются с выходов 14 и 15.Преобразователь работает следующим образом.Очередной -ый импульс преобразуемой частоты Р, поступает на вход 11 и далее на вход блока 3 синхронизации. Импульс с выхода блока синхронизации записывает в регистр 6 число У, из счетчика-регистра 7 и сбрасывает счетчик управляемого делителя 5. Этот же импульс, пройдя через элемент 4 задержки, сбрасывает счетчики-регистры 7 и 8, а также открывает ключ 9. После окончания -го импульса преобразуемой частоты Р,на вход управляемого делителя 5 поступает эталонная частота Р, на вход счетчика-регистра 7 - частота Р, а через открытый ключ 9 на вход счетчика-регистра 8 - частота Р с...

Номер патента: 604152

Опубликовано: 25.04.1978

Авторы: Степанов, Трошанов, Юрков

МПК: H03K 13/258

Метки: анализа, двоичного, кода, комбинаций

...анализируемой комбинации двоичного кода,и к входам установки внуль тех разрядов регистра сдвига 1,которые соответствуют нулевым символам в анализируемой комбинации двоичного кода.Принцип действия устройства заключается в следующем.Исследуемый процесс подается поинформационной шине 5 на вход первогоразряда регистра сдвига 1, а такжена входы элементов И-НЕ 3 и 4. Приэтом на один из них исследуемый процесс подается в прямом, а на другойв инвероном виде. Вторые входы элемен-,тов И-НЕ 3 и 4 подключены к тактовойшине 7,45Для определения подключения выходов элементов И-НЕ 3 и 4 разряды регистра сдвига 1 кодируются так, что код первого разряда представляет собой значение младшего разряда комбина ции (0), код второго раэряда - значение...

Номер патента: 1027819

Опубликовано: 07.07.1983

Авторы: Басевич, Файнгольд, Шляхов

МПК: H03K 13/258

Метки: дешифратор, интервально-временного, кода

...состоящих из последовательносоединенных элемента задержки, и блокасовпадения, вход первого Формирова- .теля длительности подключен к входувторого Формирователя длительностии входу устройства, а выход - к вторым входам всех блоков совпадения основных ячеек, введены блок ИЛИ, последовательно соединенные третий Формирователь длительности, блок совпадения, Я -1 дополнительных ячеек,входы блока ИЛИ соединены с выходамиблоков совпадений последней основнойи дополнительной ячеек, причем входтретьего формирователя длительностисоединен с входом первого Формирова"теля длительности, а выход - с вторыми входами всех блоков совпадениядополнительных ячеек, второй входблока совпадения соединен с выходомэлемейта задержки первой основной51015 ячейки,...

Номер патента: 1045382

Опубликовано: 30.09.1983

Авторы: Дралин, Михайлов, Соломин, Сурков

МПК: H03K 13/258

Метки: записи, информации, кодирования, магнитный, носитель

...элементов:. ь с Вторв: Б 1:.оадом четвертого элемента ИЛИ р атретий инверсный выход первого реГистра сдвига пад 1 лючен к Вторымвходам Третьего, с-;енятаго и к третьимвходам четвертога, носьмага 1 тринадЦатого элементов 1,. четвертый прямойвыход первого регистра сдвига соединен с третьими входами третьего, пятого, девятого и с четвертым входомтринадцатого элементов И, а четвер;тый инверсный выход первого регистра сдвига подключен к Второму Входу 30 седьмого третьим входам второго,десятого, двенадцатсгс элементов Ии к тре Бему Входу Второго регистрасдвига, выходы пег вога 1 Второго,третьего и четвертога элементов ИСОЕДИНЕНЫ С СООТВ;.Т"ТВУЮЩИМИ ЧЕТЫРЬмя Бходам 1 У первогс Олеме;.-:Та ИЛИ. Вы. ход которого псдк 1 ючен к первомувходу...

Номер патента: 1120485

Опубликовано: 23.10.1984

Автор: Тырков

МПК: H03K 13/258

Метки: дешифратор, интервально-временных, сигналов

...8.1-8. сумматор9,1-9,п модификации адреса, оперативноезапоминающее устройствоОЗУ) 10.1-10.п, а также счетчик 11адресов.Вход линии 1 задержки соединен свходом дешифратора, а вьиод - с вхбдом блока 7 обработки, выходы которого подключены к выходам дешифратора, тактовый вход блока 2 синхронизации сбединен с тактовыми входаии блока 7 и линии 1 задержки,выход управления блока 2 соединенс входами управления ПЗУ 3 и блока 71120485 3обработки, выход адресов блока 2 под 1 слючен к адресному входу ПЗУ 3 и адресному входу блока 7, шины 5,1-5,п настройки соединены с входами установки порога блока 7,а 5 выходы ПЗУ 3, - с входами кодов интервалов блока 7, 1-й сумматор 9 модификации адреса последовательно соединен с 1-ым ОЗУ 10 и -ым сумматором 8,...