Прямоугольный дешифратор на мдп-транзисторах

(51)М. Кд. с присоелннением заявки ЭВ С 11 С 7/00 твеулвретюеык катетет СССР ко йеай кеебретевкк и открытий(71) Заявитель 5 М) ПРЯМОУГОЛЪНЫЙ ДЕШИФРАТОР НА МДП-ТРАНЗИСТОРАХлизок к предлагаеущности прямоугоодержащий две ст ло имеет и зреацииФф 1Изобретение относится к вычислй 1 ельной технике и может быть исполь-,лзовано при создании запоминающих устройств (ЗУ) на МДП-транзисторах(МДП-ЗУ)Известны линейные дешифраторы, состоящие из одной ступени дешифрации,построенные на МДП-транзисторах, затворы которых подсоединены к входнымадресным шинам, а объединенные стоки8 вляются выходными шинами дешифраторов 1 ,Недостаток таких дешифраторовограниченные Функциональные возможности.Наиболее б мому потехнической с льныйдешиФратор, с упенидешифрации 2).Однако известный дешифраторограниченные возможности с точкния объема преобразуемой информ(не может содержать более 2-3 ступеней дешифрации)Цель изобретения - расширение объема преобразуемой информации,Поставленная цель достигается тем что в прямоугольный дешифратор на МДП-транзисторах, содержащий первую ступень дешифрации, состоящую из восьми .транзисторов, и вторую ступень дешифрации, причем истоки четырех.транзисторов первой ступени дешифрации соединены с затворами транзисторов второй ступени дешифрации, а истоки других четырех транзисторов первой ступени дешифрации - со стоками транзисторов второй ступени дешифрации, истоки транзисторов второй ступени дешифрации являются выходными шинами, введен блок временного распределения адреса, затворы транзисторов которого подключены к входным шинам дешифратора, стокик соответствующим тактовым шинам3 9630а истоки - к соответствующим затворам и стокам первой ступени дешифрации,На фиг, 1 показана схема предлагаемого дешифратора; на фиг. 2 представлена временная диаграмма его работы.Дешифратор состоит из транзисторов 1-8 первой ступени дешифрации,причем истоки транзисторов 1-4 соединены с соответствующими стоками,а истоки транзисторов 5-8 - с соответствующими затворами транзисторов9"24 второй ступени дешифрации, ис"тОки котОрых яВляются ВыхОдными ши 15нами дешифраторов 25-40, и транзисторов 41-48 блока временного распределения адреса, стоки которых подключены к соответствующим тактовым шинам 49-51, истоки - к соответствующим затворам и стокам транзисторов1-8 первой ступени дешифрации, а затворы являются входными шинами дешифратора 50-59.Предлагаемый дешифратор работаетследующим образом.Предположим, что на входные шиныдешифратора 52-59 подан код А = 0;А= 0;.А = 0;= О В этом случае открываются транзисторы 42, 44,46 и 48 блока временного распределения адреса, Затем импульсом на первойтактовой шине 49 через открытый транзистор 46 открываются транзисторы7 и 8 первой ступени дешифратора,м35Импульсом на второи тактовои шине 50через открытый транзистор 42 блокавременного распределения открываютсятранзисторы 3 и 4 первой ступени дешифрации, а через открытые транзисторы 48 и 8 открываются транзисторывторой ступени дешифрации 12, 16,20,И 24. Импульс третьей тактовой шины 51 через открытые транзисторы 444 и 12 проходит на выходную шинуа 5дешифратора 28.Дешифратор построен таким образом, что подача сигналов на тактовых шинах 49-51 через блок временного распределения адреса обеспечиваетпоследовательный предварительный за- .50ряд затворов дешифратора и их переход в плавающий режим, а затем пода 86 4чу сигнала на токовые электроды. Известно, что работа ИДП-транзистора в режиме плавающего потенциала на затворе обеспечивает высокую скорость передачи сигнала от стока к истоку и устраняет потери напряжения, связанные с отсечкой канала ИДП-транзистора.Таким образом, использование в предлагаемом дешифраторе блока временного распределения адреса позволяет расширить объем преобразуемойинформации и повысить быстродействие путем обеспечения режима плавающего потенциала для всех транзисторов дешифратора,Формула изобретенияПрямоугольный дешифратор на ИДП-транзисторах, содержащий первую ступень дешифрации, состоящую из восьми транзисторов, и вторую ступень дешифрации, причем истоки четырех транзисторов первой ступени дешифрации соединены с затворами транзисторов второй ступени дешифрации, а истоки других четырех транзисторов первой ступени дешифрации - со стоками транзисторов второй ступени дешифрации, истоки транзисторов второй ступени дешифрации являются выходными шинами, о:т л и ч а ю - щ и й с я тем, что, с целью расширения объема преобразуемой информации, в него введен блок временного распределений адреса, затворы транзисторов которого подключены к входным шинам дешифратора, стоки - к соответствующим тактовым шинам, а истоки - к соответствующим затворам и стокам транзисторов первой ступени дешифрации,Источники информации,принятые во внимание при экспертизе1, Патент США Й 4074237,кл. 340-173.2. Букреев И.Н. и др. Иикроэлектронные схемы цифровых устройств, И622 Подписноеударственного комитета СССРизобретений и открытийа, Ж, Раушская наб., д, 4/5