Архив за 1984 год

Номер патента: 1120319

Опубликовано: 23.10.1984

Авторы: Панасюк, Руденко

МПК: G06F 7/556

Метки: логарифмирования

...коммутатора 2 подключается первый входной канал, к которому присоединен выход второго разряда входного счетчика 1.Первый входной импульс перебрасывает в состояние логической "1" выход первого разряда входного счетчика 1, который является свободным и никакого влияния на выходной счетчик 3 не оказывает Следовательно, 1 о 1= =О,Второй входной импульс перебрасывает в состояние логической "1" выход второго разряда входного счетчика 1, который через коммутатор 2 подключен к входу выходного счетчика 3. Этот переход из состояния логического "О" в состояние логической "1" выходным счетчиком 3 воспринимается, и он зафиксирует на своих выходах код исла "1", т,е. 60 2=1. Код числя 1" поступает также на управляющие ходы коммутатора 2 и подключаетего...

Номер патента: 1120320

Опубликовано: 23.10.1984

Авторы: Подобаный, Сергейчук, Цмоць

МПК: G06F 7/552

Метки: вычисления, квадрата, квадратного, корня

...единицы устройства, выходы результата накаплинаняцего сумматора соединены со сдвигом на один разряд в сторону старших разрядов с 55 разрядными входами реверсивного счетчика и являются выходами результата устройства, вход младшего разряда которого соединен с вхопо.т .-".огнческого нуля устройства вход приема информации накапливающего суммагора соединен с выходом элемента 1 ЛИ. первый вход которого соединен с выходом первого элемента И и сумтярующим входом реверсивного счетчика, вычитающий вход отрого соединен с выходом второго эгемента И, первый вход которого соединен с первым входом второго элемента И и информационным входом устройства, первый и второй входы задания режима которого соединнны соотнетственнс с вторыми входами первого и...

Номер патента: 1120321

Опубликовано: 23.10.1984

Автор: Шумаев

МПК: G06F 7/552

Метки: извлечения, корня, седьмой, степени

...которого соединены с разрядными выходамисчетчика и выходом результата в параллельномм коде устройства, выходпервого элемента И соединен с входомпервого формирователя импульсов иявляется выходом результата в последовательном коде устройства.На фиг, 1 показана функциональная схема предлагаемого устройстваизвлечения корня седьмой степени;Йа фиг. 2 - схема управляемого делигеля с коэффициентом деления 2 к+2.Устройство содержит формирователь1 импульсов, первый управляемый делитель 2 частоты, триггер 3, управляемый делитель 4, элемент И 5, элемент ИЛИ б, накапливающий сумматор 7, делитель 8 на четырнадцатьсчетчик 9, триггер О, третий управляемый делитель 11, элемент И 12,формирователь 13 импульсов, информационный вход 14, выход 15 в парал...

Номер патента: 1120322

Опубликовано: 23.10.1984

Авторы: Дудыкевич, Козаков, Котыло

МПК: G06F 7/556

Метки: функциональный, цифровой

...информационному входу второго коммутатора и квторому входу вычитателя, выход которого соединен с вторым информационным входом первого коммутатора, выход которого подключен к счетному входу и -разрядного счетчика, выход второго элемента ИЛИ соединен с вторым информационным входом третьего коммутатора, второйювыход которого подключен к вычитаю0322 4татор 12, вызывает приращение Вх импульсной последовательности й на выходе элемента ИЛИ 8. С учетом этого на инверсных выходах и -разрядно,го счетчика 3 формируется дополнительный код текущего значения числа Мможно записать 112 Й - х Йг = -- -Йу,а10где а=2" - коэффициент пересчетаи - разрядного счетчика 3,Элемент 31 задержки служит дляразнесения во времени импульсов,15 поступающих на входы...

Номер патента: 1120323

Опубликовано: 23.10.1984

Авторы: Чухнин, Чуясов, Широков, Ямный

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...выход второго блока памяти соединен с управляющим входом счетчика, с информационным входом второго цифроаналоговогопреобразователя с управляющим входоматтенюатора и с первым входом умножителя, второй вход и выход которого соединены соответственно с выходом вычитателя и с вторым информационным входом интегратора, выход которого соединен с информационным нхоцоматтенюатора, выход которого являетсявыходом генератора. На чертеже приведена блок-схемапредлагаемого генератора,Генератор содержит первый блокпамяти, регистры 2 и 3 памяти, вычитатель 4, умножитель 5, интегратор б,аттенюатор 7 блок 8 синхронизации,цифроаналогоный пребразователь ЦАП) 9з 1120 компаратор 10, триггер 11 и ЦАП 12.Блок 8 синхронизации содержит генератор 13 тактовых...

Номер патента: 1120324

Опубликовано: 23.10.1984

Авторы: Бабаханов, Ибрагимов, Кравцов, Топельберг

МПК: G06F 7/62

Метки: вычислительное

...второй вход которого соединен с выходом управляемого делителя частоты, а выход третьего элемента ИЛИ соединен со счетньв входом второго счетчика.На чертеже представлена функциональная схема вычислительного устройства. Устройство содержит первый счетчик 1, управляемый делитель 2 частоты, схему 3 сравнения, второй счетчик 4, первый элемент ИЛИ 5, одно- вибратор 6, вход 7 первого числа, первый элемент И 8, элемент И-НЕ 9, вход 10 задания режима "Деление", второй элемент И 11, вход 12 второго, числа, генератор 13 тактовой частоты, триггер 14, третий элемент И 15, вход 16 задания режима "Умножение", второй элемент ИЛИ 17, четвертый 18 и пятый .19 элементы И третий счет)чик 20, третий элемент ЩИ 21, шестой элемент И 22 и элемент 23 задержки,...

Номер патента: 1120325

Опубликовано: 23.10.1984

Авторы: Евстигнеев, Евстигнеева

МПК: G06F 7/72

Метки: арифметическое, модулю

...вычитателя, входы которыхсоответственно объединены и являются входами соответственно первогои второго операндов устройства, со 5 держит первый, второй и третий коммувходам третьего модульного сумматора,выход которого подключен к первомуинформационному входу третьего коммутатора, второй информационный вход 45 которого подключен к выходу модульного вычитателя, а выход является выходом младшего ч, -ичного разряда результата арифметического устройства,первый и второй управляющие входы 50 первого и второго коммутаторов соотвественно объединены, подключены к соответственно к первому и второму входам элемента ИЛИ и являются входами операций умножение" и "Сложение" арифметического устройства, выход элемента ИЛИ подключен к первому...

Номер патента: 1120326

Опубликовано: 23.10.1984

Авторы: Воробьев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/22

Метки: микропрограммное

...входом коммутатора адреса и с первым управляющим выходом первого регистра микрокоманд, второй управляющий выход которого соединен с вхоцом чтения-записи регистра кодов логических условий и с инверсным вхоцом второго элемента И, прямойЭ вход которого соединен с выходом первого мультиплексора, группа управляющих входов которого соединена с группой выходов кода логических условий первого регистра микрокоманд и с груп 40 пой информационных входов регистра кодов логических условий, группа выходов которого соединена с группой управляющих входов второго мультиплексора, группа информационных вхот 1 дов которого соединена с группой информационных входов первого мультиплексора и является группой входов логических условий устройства, выход...

Номер патента: 1120327

Опубликовано: 23.10.1984

Авторы: Тихонов, Шикин

МПК: G06F 9/50

Метки: запросов, многоканальное, очередностью

...в последний канал - элементы НЕ и ИЛИ-НЕ, при этом вход опроса устройства соединен с первым входом первого элемента ИЛИ, выход которого подключен к единичному входу триггера, выход которого соединен с первым входом первого элемента И, нулевой вход триггера соединен с выходом первого элемента И и с первыми входами вторых элементов И всех каналов, второй вход первого элемента И подключен к входу тактовых импульсов устройства и к первому входу второго элемента И, второй вход которого соединен с первым входом третьего элемента И и с выходом элемента ИЛИ-НЕ, выход второго элемента И подключен к нулевым входам третьих триггеров всех каналов, запросные входы устройства соединены с входами второго элемента ИЛИ, выход которого соединен с вторым...

Номер патента: 1120328

Опубликовано: 23.10.1984

Автор: Белан

МПК: G06F 9/50

Метки: заявок, обслуживания, приоритетного

...абонентов. Кроме того, запросы через элемент ИЛ 11 6 поступают на вход установки в "1" триггера 10 и всех разрядов счетчика 4, инициируя тем самым начало цикла работы устройства. Сигнал с единичного выхода триггера 10 открывает по второму входу элемента И 8, разрешая поступление импульсов с выхода генератора 9 на счетный вход счетчика 4,5 В результате на выходе счетчика 4 формируется убывающая последовательность двоичных кодов чисел, начиная от максимально возможного.: При совпадении кодов на выходе счетчика 4 с кодом в каком-либо регистре 3 приоритета на выходе схемы 2 сравнения, соответствующей этому регистру, появляется единичный сигнал, Этот сигнал через элемент И 5, открытый по первому входу сигналом с соответствующего разряда...

Номер патента: 1120329

Опубликовано: 23.10.1984

Авторы: Бодрова, Литвинов, Лысенко, Хейфец

МПК: G06F 9/50

Метки: многоканальное, приоритета

...элемента ИЛИ-НЕ и эле-мента ИЛИ следующего канала 1 2 3,Однако у известного устройствапри большом количестве источниковзапро:он низкое быстродействие, обусповленное последовательным опросомканалов.Целью изобретения является повышение быстродействия устройства прибольшом количестве источников запросов,По:танленная цель достигаетсятем, что в многоканальное устройствоприоритета, содержащее каналы, а в 2каждом канапе и узлов об;аботки запросон где ь - числе источников запросов для данного канала), каждый узел обработки запросов содержит элемент И, элемент НЕ, элемент ИЛИ и элемент ИПИ-НЕ, причем в каждом канале первый вход элемента И каждого узла обработки запросов является входом соответствующей группы запросных входов устройства, второй...

Номер патента: 1120330

Опубликовано: 23.10.1984

Автор: Ткаченко

МПК: G06F 9/50

Метки: запросов, обслуживания, порядке, поступления

...запросов в порядке поступления.Устройство содержит запоминающие регистры 1, триггеры 2 регистрации состояния, группы входных 3 и выходных 4 элементов И, триггеры 5, группу элементов И 6, группу элементов ИЛИ 7 и 8, первую и вторую группы элементов И-НЕ 9 и 10 и дешифра тор 11.В исходном состоянии запоминающие регистры 1 и триггеры 2 регистрации состояния обнулены сигналом с входов запросов, входные элементы И 3 откры ты уровнем "1" с второго входа синхронизации устройства, выходные элементы И 4 закрыты уровнем "0" с третьего входа синхронизации устройства, при этом состояние каждого триггера 5 совпадает с состоянием триггера соответствующего разряда предшествующего регистра. Элементы И 6 группы каждого запоминающего регистра,...

Номер патента: 1120331

Опубликовано: 23.10.1984

Авторы: Беляев, Дмитриев, Сиротин, Спирин, Фролов

МПК: G06F 9/50

Метки: доступом, общему, ресурсу

...ИЛЙ предыдущего узла коммутации, группа входов установки в "1" регистра каждого узла коммутации, начиная с второго, кроме последнего, соедине. на с группой выходов первого блока элементов И следующего узла коммутации, группа входов сброса регистра каждого узла коммутации, начиная с второго, соединена с группой выходов третьего блока элементов И своего узла, в последнем узле коммутации первая группа второго блока элементов И, группа выхопов регистра, выход элемента ИЛИ и выход элемента НЕ являются выходами расширения устройства, второй управляющий вход второго блока элементов И и группа входов установки в "1" регистра последнего узла коммутации являются входами расширения устройства и соединены с потенциалом логической единицы, группа...

Номер патента: 1120332

Опубликовано: 23.10.1984

Авторы: Крылов, Полищук

МПК: G06F 9/50

Метки: многоканальное, переменного, приоритета

...возможности появления на выходах устройства ложных сигналов.Поставленная цель достигается тем, что многоканальное устройство переменного:приоритета, содержащее группу элементов ИЛИ-НЕ, каналы, а в каждом канале регистр, дешифратор, группу элементов И, элемент ИЛИ и элемент И, причем каждая группа кодовых входов устройства соединена с группой входов регистра одноименного канала, группа выходов регистра каждого канала соединена с группой входов дешифратора своего канала, каждый выход дешифратора канала соединен с первым входом соответствующего элемента И группы своего канала, вторые входы элементов И групп каналов соединены с соответствующим запросным входом устройства, третьи входы вторых элементов И групп всех каналов соединены...

Номер патента: 1120333

Опубликовано: 23.10.1984

Автор: Кулаковский

МПК: G06F 11/00

Метки: информационных, каналов, коммутации

...и блоков сравнения ( н - число коммутируемых каналов), второй элемент ИЛИ, интегратор, формирователь импульса, делитель частоты, счетчик и второй дешифратор, причем выходы распределителя импульсов соединены соответственно с адресными входами (Р + 1) мультиплексоров, г синхронходов устройстна соединены соответственно с информационными входами первого мультиплексора и с вторыми входами элементов И группы, каждая из 1 групп информационных входон устройства повходов каж;тая соединена соответственно с информационными входами соответствующего мультиплексора со второго по (1 +1)-й, каждая группа одноименных-х синхронходов и информационных входов устройства ( 1 = - 1, 2, , и ) соединена соответственно с первой групгой информационных входов...

Номер патента: 1120334

Опубликовано: 23.10.1984

Авторы: Кизуб, Коновалов, Кутузов

МПК: G06F 11/25

Метки: анализатор, перестраиваемой, сигнатурный, структурой

...анализатора с перестраиваемой структурой; на Фиг. 2 - таблица истинности дешифратора; на Фиг. 3 - таблица переходов регистра сдвига в режиме счетчика.Сигнатурный анализатор с перестраиваемой структурой (фиг. 1) содержит сумматор 1 по модулю два, узлы 2 сдвига, в состав которых входят регистр .3 сдвига, дещифратор 4, узел 5 индика ции, элементы И 6-9, коммутаторы 10 и 11, элемент ИЛИ-НЕ 12, второй ин формационный вход 13 первого коммутатора, информационные входы 14 и 15 второго коммутатора, управляющий вход 40 16 первого коммутатора, выход 17 первого элемента И 6, прямые выходы 18- 20 первого, третьего и четвертого разрядов регистра сдвига, информационный вход 21 анализатора, вход 22 45синхронизации анализатора, вход 23 режима работы...

Номер патента: 1120335

Опубликовано: 23.10.1984

Авторы: Курочкин, Смирнов

МПК: G06F 11/18

Метки: исправления, ошибок

...третьей группы сумматоров по модулю два подключены к входам первого элемента ИЛИ, а второй выход блока фиксации первого отказа - к второму блокировочному входу блока фиксации второго отказа, входы первого элемента И-НГ подсоединены к нулевой шине.При этом блок фиксации первого (второго) отказа содержит первый элемент ИЛИ-НЕ, вторые элементы И-НЕ, третий и четвертый элементы И-НЕ, первый и второй элементы И, второй элемент ИЛИ, двоично-десятичные реверсивные счетчики, вход приема вектора синдрома блока подключен к первым входам вторых элементов И-НЕ, вход начальной установки - к первому входу второго элемента ИЛИ, вход сигнала сброса - к первому входу первого элемента И, вход второго строба, вход тактовых импульсов и первый...

Номер патента: 1120336

Опубликовано: 23.10.1984

Авторы: Казимов, Лисенков, Петрухин, Солдатенков, Шалягин

МПК: G06F 11/20

Метки: микропроцессорной, системы

...и четвертый элементы ИЛИ, первый и Зб 2 второй элементы И, счетный триггер,элемент НЕ, причем первые входы спервого по третий элементов ИЛИ соединены с выходами соответствующихкомпараторов блока сравнения, вторыевходы с первого по третий элементовИЛИ соединены с выходом первого элемента И, а выходы - со обросовымивходами соответствующих 3 -триггеровзапросов, тактовые входы которых соединены с выходом формирователя импульсов, информационные входы3-триггеров запросов соединены сшиной единичного потенциала, а выходы - с соответствующими входами четвертого элемента ИЛИ и с соответствующими информационными входамиблока коммутации, выход четвертогоэлемента ИЛИ соединен со счетным входом счетного триггера и первым входом второго элемента И,...

Номер патента: 1120337

Опубликовано: 23.10.1984

Авторы: Донченко, Тимонькин, Ткачев, Харченко

МПК: G06F 11/22

Метки: восстановлением, контролем, микропрограммное

...группа информационных входов 21 регистра адреса, группа выходов 22 регистра адреса 1 группа выходов 23 состояния 1 О сегментов микрокоманды блока памяти, 1 -К-я группы информационных выходов 241 в 24 блока памяти, выход 25 элемента И, выход 26 элемента И, пусковой вход 27 блока пуска-останова, 15 являющийся управляющим входом устройства, выходы 28-31, схемы пускаостанова, группа выходов 32 адресной части микрокоманды регистра Формирования микрокоманды, выход 33 20 метки конца микропрограммы в этом регистре, группа выходов 34 устройства, выход 35 элемента И, выходы 36 и 37 элементов И соответственно, выход 38 элемента ИЛИ, группа информацион ных входов 39 регистра адреса, группа выходов 40 регистра, 1-К-я группы информационных...

Номер патента: 1120338

Опубликовано: 23.10.1984

Авторы: Репетюк, Рубинштейн

МПК: G06F 11/26

Метки: узлов, цифровых

...процессов подключения к СА информационных и управляющих сигналов,сравнения сигнатур и формирования 15единого сигнала исправности устройства. При этом быстродействие устройства повышается и функциональные возможности его расширяются. Достоверностьконтроля повышается за счет того, 2 Очто с эталоном сравнивается сигнатура каждого контролируемого сигналав отдельности, а не единого составного последовательного сигнала.Функциональные возможности и быст-родействие устройства увеличиваетсяи за счет того, что в случае неисправности обеспечивается локализацияи индикация неисправности с точностьюдо номера отказавшего параметра и да- ЗОже до номера отказавшей микросхемы.Единый сигнал неисправности устройства во многих случаях может...

Номер патента: 1120339

Опубликовано: 23.10.1984

Авторы: Камшилин, Лиховецкий, Носков, Цуканов

МПК: G06F 11/28

Метки: времени, выполнения, программ

...блок 7 55 автоматического сброса, состоящий из триггера 8, первого элемента И 9, второго элемента И 10 и элемента 11 выход переполнения которого соединен 15со вторым нулевым входом триггераблока анализа частоты сбоев и вторымустановочным входом счетчика сбоев,выход блока автоматического сбросасоединен с входом сброса счетчикавремени и единичным входом триггераблока анализа частоты сбоев, единичный выход которого соединен с вторымвходом элемента И блока анализа частоты сбоев. 25Таким образом, если сбои появляются редко, то блок анализа частотысбоев производит сброс счетчика сбоев при появлении каждого очередного сбоя и поэтому редко появляющиеся сбои не могут привести к формированию сигнала отказа ЭВМ в счетчике сбоев, что приводит к...

Номер патента: 1120340

Опубликовано: 23.10.1984

Авторы: Бабичева, Березенко, Вейц, Вепхвадзе, Гоголадзе, Голубев, Гудушаури, Денисенко, Зверков, Зрелова, Иванов, Корягин, Левертов, Малюгин, Прангишвили, Соколов, Тодуа, Шкатулла

МПК: G06F 15/177

Метки: векторная, вычислительная, управляющая

...устройства. 2наченных для решения задач управления в реальном масштабе времени и различного рода вычислительных задач.данных блока системных регистрови первому выходу второго блока памяти микропрограмм а второй выход данных блока системных регист",ров соединен с входом второго блокабуферных регистров 3.Нецостатками известной системыявляются большая величина времениреакции на прерывание и малое быстродействие при обработке скалярныхвеличин, низкйй коэффициент использования оборудования,Цель изобретения - повышение производительности управляющей векторной вычислительной системы.Укаэанная цель достигается тем, что управляющая векторная вычислительная система, содержащая векторное арифметико"логическое устройство, три блока буферных...

Номер патента: 1120341

Опубликовано: 23.10.1984

Авторы: Бороденко, Назаренко, Семенов

МПК: G06F 15/173

Метки: графа, исследования, параметров

...третий вход второгоэлемента И каждого вычислительногоблока соединен с выходом генераторатактовых импульсов, выход второгоэлемента И -го вычислительного блока соединен с вторыми входами-хэлементов И первой группы П вычислительных блоков, выход первого элемента И -го вычислительного блока соединен с вторыми входами -х элементов И второй группы ь вычислительных блоков (где= 1, , ь.), установочные входы регистров сдвига,счетчиков, первого и второго реверсивных счетчиков всех вычислительныхблоков объединены и соединены с входом блока задержки, выход которогосоединен с входами блока ключей вычислительных блоков,Предлагаемое устройство осуществляет вычисление ранга вершин графа в соответствии с функцией Р (Ц,1) Р К) Р (Ц, 1 203411где Р(1)...

Номер патента: 1120342

Опубликовано: 23.10.1984

Авторы: Ветров, Герасимов, Харитонов, Шаршов

МПК: G06N 7/08

Метки: моделирования, систем, человек-машина

...с разрядными входами регистра, разрядные выходы которого подключены соответственно к первой группе входов второй схемы сравнения, вторая группа входов которой является установочным входом устройства, выход второй схемы сравнения соединен с первым входом второго элемента ИЛИ, разрядные выходы реверсивного счетчика подключены к соответствующим входам первой схемы сравнения, выход которой подключен к второму входу второго элемента ИЛИ, выход которого подключен к управляющему входу элемента запрета, дополнительно содержит первый и второй дешифраторы, третий и четвертый счетчики, генератор последовательности импульсов, генератор случайного числа, седьмой элемент И, схему сравнения кодов, причем выход третьего элемента И подключен к...

Номер патента: 1120343

Опубликовано: 23.10.1984

Авторы: Данчеев, Кинкладзе

МПК: G06F 17/10

Метки: функциональный

...устройства является большой объем оборудования. Так, например, при воспроизведении экспоненты при и = 11(где и - разрядность числа) и емкости микросхем ф 1024 х 1 бит схема устройства содержит около 190 корпусов.Цель изобретения - сокращение аппаратурных затрат за счет использования одноразрядного блока памяти.Поставленная цель достигается тем, что функциональный преобразователь, содержащий блок памяти и счетчик адреса, счетный вход которого соединен с тактовым входом преобразователя и тактовым входом блока памяти, адресный вход которого подключен к выходу счетчика адреса, содержит реверсивный счетчик функции, реверсивный двоичный умножитель, триг гер режима, два элемента И и элемент ИЛИ, причем блок памяти выполнен одноразрядным,...

Номер патента: 1120344

Опубликовано: 23.10.1984

Авторы: Батршин, Дудыкевич, Козаков, Стрилецкий

МПК: G06F 17/10

Метки: вычислительное

...счетчик, причем выход генератора импульсов соединен с первым входом элемента И, выход которого соединен с входом вычитающего счетчика и тактовым вхо дом накапливающего сумматора, выход которого соединен с входом первого регистра, содержит суммирующий счетчик, элемент сравнения, элемент задержки, причем вход накапливающего сумматора соединен с выходом первого регистра, тактовый вход которого соединен с выходом вычитающего счетчика, входом элемента задержки и входом суммирующего Счетчика, выходы разрядов котброго соединены с соответствующими входами приема вычитающего счетчика и входами первой группы элементов 1 равнения, входы второй группы которого соединены с соответствующими выходами второго регистра, выход элемента задержки...

Номер патента: 1120345

Опубликовано: 23.10.1984

Авторы: Батршин, Дудыкевич, Козаков, Стрилецкий

МПК: G06F 17/10

Метки: вычислительное

...вход устройства триггер 8 переклю -чается в единицу, разрешая прохождение импульсов от генератора 1 импульсов через элемент И 2 на тактовыйвход накапливаюцего сумматора 3и вход вычитающего счетчика 5.Первый импульс, поступивший от 1 Огенератора 1 на тактовый вход накапливающего сумматора 3, прибавляет ксодержимому накапливающего сумматора3 содержимое регистра 4. Посколькув накапливающем сумматоре 3 записана 15единица, а в регистре 4 ноль, то,следовательно, состояние накапливающего сумматора 3 остается прежним,т.е. равным единице, что соответствует 11 . Этот же первый импульс от 20генератора 1 через элемент И 2 поступает на вход вычитающего счетчика5, в котором записана единица, иобнуляет его. На выходе обнуления,вычитающего...

Номер патента: 1120346

Опубликовано: 23.10.1984

Авторы: Лисник, Пухов, Стасюк

МПК: G06F 17/13

Метки: дифференциальных, матричное, производных, решения, уравнений, частных

...входами (-1, 1 +1)"го вычислительного блока,выходы знакового и старшего разряда т юетьих сумматоров-вычитателей и выходы элементов ИЛИ каждого вычислительного блока соединены с выходными шинами устройства, 1 20346На Фиг, 1 приведена схема матричного устройства для решения дифференциальных уравнений в частныхпроизводных, на Фиг, 2-схема вычислительного блока, 5Матричное устройство для решениядифференциальных уравнений в частных производных (фиг, 1) содержитматрицы ( и к п) вычислительных блоков 1 (где в - число временных слоев, 10а п - количество разрядов представления инФормации), элементы ИЛИ 2п - выходных шин 31 (1=: 1, и ),(и+1)-ю входную шину 4 и (в+2)-ювходную шину 5, Каждый (,)-й вычислительный блок 1 ( =1, в) соцер -жит...

Номер патента: 1120347

Опубликовано: 23.10.1984

Автор: Колюскин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...входу третьего элемента И ивторому входу второго элемента И,выход которого соединен с управляющим входом второго сумматора-вычитателя и управляющими входами первого и второго мультиплексоров, выходыкоторых подключены к вторым входамсоответственно первого и второгосумматоров в вычитател, выход перво -го элемента НЕ соединен с вторымвходом .третьего элемента И, выходкоторого соединен с входами обнуления первого и второго регистров иуправляющими входами первого и второго блоков памяти, входы младших разрядов адреса которых объединены иподключены к выходу первого элементаИ, информационный выход первого регистра подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых объединены и...

Номер патента: 1120348

Опубликовано: 23.10.1984

Автор: Белинский

МПК: G01R 23/16, G06F 17/00

Метки: анализатор, спектра

...соответственно третьего и четвертого сумматоров, выходы которых подключены к вторым входам соответственно первого и второго сумматоров и соединены с информационными входами соответственно первого и второго регистров, информационные выходы которых подключены к первым входам соответственно третьего и четвертого мультиплексоров, выходы которых подключены к вторым входам соответственно третьего и четвертого сумматоров, выходы разрядов первой группы первого и второго блоков памяти подключены к второму входу первого мультиплексора, выходы разрядов второй группы первого и второго блоков памяти подключены к второму входу второго мультиплексора, выходы разрядов третьей группы первого блока памяти подключены к адресному входу второго блока...