Микропрограммное устройство управления

СОЮЗ СОВЕТСНИХСОЦИДЛИСТИЧЕСНИХРЕСПУБЛИН ЗЙ) С 06 Р 9 22 ОПИСА Н АВТОРСНО ИЗОБ ЕТЕ СВИДЕТЕЛЬСТ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1, Авторское свидетельство ССУ 437072, кл. С 06 Р 9/22, 1975.2. Авторское свидетельство СССРВ 830384, кл. С 06 Г 9/22, 1981.3. Авторское свидетельство СССРР 451080, кл, С 06 Р 9/22, 1975(54) (57) МИКРОПРОГРАК 1 НОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее первый и второй блоки памяти микрокоманд, первый и второй регистры микрокоманд, блок синхронизации, коммутатор адреса, триггер пуска, триггер управления, первый и второй элементы И, причем первая группа информационных входов коммутатора адреса является группой входов кода команды устройства, выход коммутатора адреса соединен с адресным входом первого блока памяти микрокоманд, выход которого соединен с информационным входом первого регистра микрокоманд, 1 выходов ( 1 = 1, 2, , и -1, где ь - разрядность кода адреса) немодифицируемых разрядов кода адреса следующей микрокоманды которого соединены синформационными входами второй группы коммутатора адреса, 1 информационных входов третьей группы которого соединены с выходами немодифицируеьых разрядов кода адреса следующей микрокоманды второго регистра микрокоманд, информационный вход второго регистра микро- команд соединен с выходом второго блоЯО 1120326 А ка памяти микрокоманд, вход установки в "1" триггера пуска является входом пуска устройства, выход которого соединен с входом запуска блока синхронизации, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит регистр кодов логических условий, первый и второй коммутаторы синхроимпульсов, первый и второй мультиплексоры, блок элементов И, первый второй и третий элементы ИЛИ и коммутатор микроопераций, причем К выходов (К = 1,2, в -1, где гп - разрядность кода операций) кода операции первого и второго регистров микрокоманд соединены соответственно сф информационными входами первой и второй групп коммутаторамикроопераций,выходов которого являются управляющими выходами устройства,л 1-и выход ффффф коммутатора микроопераций соединен с входом установки в "0".триггера пус ка, первый управляющий вход коммутатора микроопераций соединен с входом еаа синхронизации первого регистра микро- а, команд и с выходом первого коммутатора синхроимпульсов, второй управляющий вход коммутатора микроопераций соединен с входами синхронизации, вто-рого регистра микрокоманд и регистра кодов логических сигналов и с выходом второго коммутатора синхроимпульсов,первый информационный вход которогосоединен с первым информационнымвходом первого коммутатора синхроимпульсов и с первым выходом блокасинхронизации, второй выход которогосоединен с вторыми информационнымивходами первого и второго коммутаторов синхроимпульсов, управляющие входы которых соединены соответственно1120326 с единичным и нулевым выходами триггера управления, счетный вход которого соединен с выходом первого элемента И, прямой вход которого соединенс третьим выходом блока синронизации,инверсный вход первого элемента Исоединен с инвьрсным входом блокаэлемента И, с первым управляющимвходом коммутатора адреса и с первымуправляющим выходом первого регистрамикрокоманд второй управляющий выход которого соединен с входом чтения-записи регистракодов логическихусловий и с инверсным входом второгоэлемента И, прямой вход которого соединен .с выходом первого мультиплексора, группа управляющих входов которого соединена с группой выходов кодалогических условий первого регистрамикрокоманд и с группой,информационных входов регистра кодов логическихусловий, группа выходов которого соединена с группой управляющих входоввторого мультиплексора, группа информационных входав которого соединенас группой информационных входов первого мультиплексора И является группой входов логических условий уст 1Изобретение относится к вычислительной технике и может быть использовано при разработке микропрограммных управляющих устройств для ЭБМ и других систем, 5Известно микропрограммное устройство управления, содержащее два бло - ка памяти, два регистра адреса, два триггера, два элемента И и два блока проверки логических условий 1 1 1. ОНедостатком устройства являетсябольшой объем оборудования, обусловленный хранением кодов логическихусловий в первом и втором блоках памяти, 15Известно также микропрограммноеустройство управления, содержащеепервый и второй запоминающие блоки,регистр адреса, триггер, блок провер.ки условий, первый и второй элемен О ты И 1 21.Недостатками указанного устройства являются низкое быстродействие,ройства, выход второго мультиплексора соединен с первым входом первогоэлемента И й 1 второи вход кот эро ГОсоединен с выходом модифицируемогоразряда адреса следующей микрокоманды второго регистра микрокоманд,выход первого элемента ИЛИ соединенс -м информационным входом третьейгруппы коммутатора адреса, и-ый информационный вход второй группы которого соединен с выходом второгоэлемента ИЛИ, первый вход которогосоединен с выходом модифицируемогоразряда адреса следующей микрокоманды первого регистра микрокоманд, второй вход второго элемента ИЛИ соединен с выходом второго элемента И,торой управляющий вход коммутатора адреса соединен с выходом третьего элемента ИЛИ, первый и второй вхоГ"ды которого соединены соответственно с-ми выходами кода операции первого и второго регистров микроксманд,выходы модифицируемсго и немодифицируемых разрядов адреса следующей микрокоманды первого регистра микрокоманд соединен с прямыми входами блока элементов И. 2вызванное большим временем. цикла формирования и выдачи микрокоманд, а также низкая экономичность, обусловленная необходимостью хранения в обоих блоках памяти кодов логических условий.Наиболее близким к изобретению по технической сущности и достигаемому положительному эффекту является микропрограммное устройство управления, содержащее два блока памяти микрокоманд, два регистра микрокоманд, два регистра адреса, два триггера, два элемента И, два коммутатора, блок синхронизации, причем выходы микро- операций первого и второго блоков памяти микрокоманд являются первым и вторым выходами микроопераций устройства соответственно, управлякаще выходы первого и второго блоков памяти микрокоманд соединены со входами соответственно первого и второго триггеров, единичные выходы кото 0326 4В известном устройстве возможность свяэания всех кодов логических условий в один блок памяти и дальнейшего использования с соответствующей 55 принадлежностью микрокомандам из различных блоков памяти не реализована Это обуславливает большую избыточность оборудования. Избыточный объем блока памяти ведет к увеличению затрат на производство микропрограммных устройств, так как основные затраты оборудования (до 90 Е) приходятся на блок памяти.Целью изобретения является сокращение оборудования эа счет увеличения коэффициента использования памяти микрокоманд.Указанная цель достигается тем, что в микропрограммное устройство управления, содержащее первый и второй блоки памяти микрокоманд, первый и второй регистры микрокоманд, блок синхронизации, коммутатор адреса, триггер пуска, триггер управления, первый и второй элементы И, причем первая группа информационных входов коммутатора адреса является группой входов кода команды устройства, вькод коммутаторов адреса соединен с адресным входом первого блока памяти, микрокоманд, выход которого соединен с информационным входом первого регистра микрокоманд,выходов ( 1 = 1,2 ь -1, где и - разрядность кода адреса) немодифицируемых разрядов кода адреса следующей микрокоманды которого соединены синформационными входами второй группы коммутатора адреса,информационных входов третьей группы которого соединены с вькодами немодифицируемых разрядов кода адреса следующей микрокоманды второго регистра микрокоманд, информационный вход второго регистра микрокоманд соединен с выходом второго блока памяти микрокоманд, вход установки в "1" триггера пуска является входом пуска устройства, вькод которого соединен с входом запуска блока синхронизации, введены регистр кодов логических условий, первый и второй коммутаторы синхроимпульсов, первый и второй мультиплексоры, блок элементов И, первый, второй и третий элементы ИЛИ и коммутатор микроопераций, причем 1 выходов ( 1 с = 1,2, в -1, где п - разрядность кода операции) кода операции первого и второго регистров микрокоманд соединены соответственно с 1 информационными входами первой и второй групп комму" таторов микроопераций, М выходов которого являются управляющими выходами устройства, т -й выход коммутатора микроопераций соединен с входомвыходом второго элемента :.И, первый вход которого со.-.ди,ен;ьгходом модифицируемого разряда адреса следующей микрокОманды первОГО пегистоа микрокомакд, второй ьход второго элемента ИЛИ соеДинен с вылодом вторОГО элемента И, ,второй управляющий вход коммутатора адреса соединен с выходом третьего элемента ИЛИ, первый и второй входы которого соединены соответствекно с в-ми выходами кода операции первого и второго регистров МИКРОКОМаНДт ВЫХОДЫ МОДИфИЦИРУЕМОГС и немодифицируемых разрядов адреса следующей микрокоманды первогс регистра микрокоманд соединен с прямыми входами блока элементов И,Сущность изобретения состоит в повышении экономичности и коэффициента использования Оборудования устройства путем хранения кодов логичесКих условий в одном первом) блоке памяти мккрокоманд, заблаговременного считывания за оцин такт ДО проверки) кода логических условий для микрокоманд, хранящихся во втором блоке памяти и введения меток для микрокоманд, образующих "короткие линейные последовательности т.е Последовательности, содержащие одну микро;ОМанду) с целью повтооно 1 о эбращенкя к первому блоку памяти.Рассмотрим сущность предпагдемого изобретения на примере выполкения фраГмекта микропрОГраммы Описьиаемо го следующей логической схемой алгоритмаМ, Л;Л, Л х.11,4, . Р, );, х1.т 1 т+ 1 +2 тЗ 1+1х 1 М;, 1 Я,1+З ГдеЯ- микрокоманды, хранимьев первом блоке Птамятитт 2Д- МИКРОКОМаиды ХРанимые,ьт.,р в 11 ФЗво втором блоке Памяти,М Хт-и т, 1+1)-е логике "кие5условия,Код логического условия х;, проверяемого в микрокоманде А , . запиЯ1+санный во втором блоке памяти, хранится в свободном поле кода логичес -тких условии микрокоманды с,; запи-"тсаннОГО в первОм ьлоке памятио .лаго даря этому исключает:я поле кода логических условий во втором блокепамяти, снижается Объем первого блока памяти, не заполненный полезнойИкфОРМаЦИЕИ И ПОВЬттдавтСЯ т,"ОзффттЦИЕКт 1120326 установки в "О" триггера пуска, первый управляющий вход коммутатора микРООПЕРаЦИй СОЕДИНЕН С ВХОДОМ СИ,. в тХРО- низации первого регистра микрокоманд и с выходом первого коммутатора синхроимпульсов, второй управляющий вход коммутатора микроопераций соединен с входами синхронизации, второго регистра микрокоманд и регистра кодов логических сигналов и с выходом 10 второго коммутатора синхроимпульсов первый информационный вход которого соединен с первым информационным входом первого коммутатора синхроимпульсов и с первым выхоцом блока синхронизации, второй выход которого соединен с вторыми информационными вьиодами первого и второго коммутаторов синхроимпульсов управляющие входы которых соединены соответственно с о единичным и нулевым выходами триггера управления, счетный вход которо,го соединен с выходом первого элемента И, прямой вход которого соединен с третьим выходом блока .синхро низации, инверсныи вход первого элемента И соединен с инверсным входом блока элементов И, с первым управляющим входом коммутатора адреса и с первым управляющим выходом первого регистра микрокоманд, второй управляющий выход которого соединен с вхоцом чтения-записи регистра кодов логических условий и с инверсным вхоцом второго элемента И, прямойЭ вход которого соединен с выходом первого мультиплексора, группа управляющих входов которого соединена с группой выходов кода логических условий первого регистра микрокоманд и с груп 40 пой информационных входов регистра кодов логических условий, группа выходов которого соединена с группой управляющих входов второго мультиплексора, группа информационных вхот 1 дов которого соединена с группой информационных входов первого мультиплексора и является группой входов логических условий устройства, выход второго мультиплексора соединен с50 первым входом первого элемента ИГИ, второй вход которого соединен с вы" ходсм модифицируемого разряда адреса с.ледующей микрокоманды второго регистра микрокоманд, выход первоготтэлемента ИЗИ соединен с ь-м информационным входом третьей группы комм- татсра адресап -й информационныйвход второй группы которого соединен 17 1120использования оборудования устройства в целом.Введение регистра логических условий и обусловленных им связей позволяет запоминать на один такт кодлогических условий для микрокомандыиз второго блока памяти, в которомполе логических условий отсутствует.Введение коммутаторов синхроимпульсов и обусловленных ими связейпозволяет осуществлять перетактовкусинхроимпульсов при считывании нескольких микрокоманд последовательно из первого блока памяти,Использование группы элементов Иобеспечивает управление передачейкода адреса следующей микрокомандыво второй блок памяти.Введение первого и второго мультиплексоров, первого и второго элемента ИЛИ и обусловленных ими связей позволяет осуществлять модификацию адреса в зависимости от значенияпроверяемого логического условия.Введение новых связей для первого 25и второго элементов И позволяет управлять подачей импульсов в триггеруправления и передачей значения проверяемого логического условия от первого мультиплексора на второй элемент ИЛИ соответственно.Введение третьего элемента ИЛИ иобусловленных им связей позволяетФормировать сигнал конца команды дляуправления подачей кода очереднойоперации.Таким образом, введение новых элементов и связей позволяет повыситьэкономичность и коэффициент использования оборудования устройства засчет группирования информации о ко 40дах логических условий в одном блокепамяти.На фиг, 1 представлена Функциональ"ная схема микропрограммного устройства управления, на Фиг. 2 - функциональная схема коммутатора микроопераций; на Фиг. 3 - функциональнаясхема блока синхронизации; на фиг 4и 5 - временные диаграммы работы блока синхронизации и микропрограммного устройства соответственно.Устройство содержит первый 1 ивторой 2 блоки памяти микрокоманд,первый 3 и второй 4 регистры микрокоманд, регистр 5 кодов логических 55условий, коммутаторы 6 и 7 адресамикроопераций, первый 8 и второй 9коммутаторь. синхроимпульсов, пер 326 8вый 10 и второй 11 мультиплексоры,триггер 12 пуска, триггер 13 управления, блок 14 синхронизации, блокэлементов И 15, второй 16 и первый 17элементы, второй 18, первый 19 итретий 20 элементы ИЛИ, группу входов 21 кода команды устройства,вход 22 пуска устройства, группу входов 23 логических условий устройства, управляющие выходы 24 устройства,выходы 25 и 26 микрооперации концакоманды первого 3 и второго 4 регистров, выход 27 микрооперации конца работы устройства, выходы 2828 и 28 генаратора 14,Коммутатор 7 микроопераций (фиг.2)содержит первый 29 и второй 30 блоки элементов И, блок элементов ИЛИ 31,.первый 32 и второй 33 элементы задержки.Блок 14 синхронизации (Фиг, 3) содержит генератор 34 импульсов, первый 35 и второй 36 триггеры, первый 37, второй 38 и третий 39 элементы И.Блок 1 памяти микрокоманд предназначен для хранения адресных иоперационных частей микрокоманд,всех кодов логических условий, а также меток М 1 и М 2, управляющих работой устройства.Блок 2 памяти микрокоманд предназначен для хранения адресных и операционных частей микрокоманд, а ре-гистры 3 и 4 микрокоманд - для записи и хранения микрокоманд, считываемых из блоков 1 и 2 памяти соответственно,Регистр 3 содержит поле 3, в котором записывается адрес следующеймикрокоманды из блока 2 или 1 памяти,поле 3, где содержится код операционной части микрокоманды, поле 3,в котором находятся коды логическихусловий, поле 34, которое содержитметку М 1, равную единице, если вполе 3. записан код логических услоЪвий для микрокоманд, хранимых во втором блоке 2 памяти микрокоманд, поле 3 , которое содержит метку М 2,равную единице, если следующаямикрокоманда считывается из первогоблока 1 памяти микрокоманд. Регистр 4 содержит поле 4, в котором записывается операционная часть микрокоманды, н поле 4 д, в котором задается адрес следующей микрокоманды из блока 1 памяти.9Регистр 5 логических условий предназначен для считывания на один тактпо метке М 1 кода логических условийиз блока 1 памяти.Коммутатор 6 предназначен для передачи в устройство кода операциис входа 21 или адреса очередной микрокоманды из блока 2 или 1 памяти,Коммутатор 7 служит для управления выдачей устройством кодов микроопераций, поступающих из блока 1 или2 памяти, и осуществляет выдачу сигналов микроопераций проходящих через блоки элементов И 29 и 30 и блокэлементов ИЛИ в соответствие с синхроимпульсами, поступающими с выходовкоммутаторов 8 и 9.Элементы задержки предназначеныдля задержки синхроимпульсов на время занесения информации в регистры 3и 4, а коммутаторы 8 и 9 - для перекоммутации синхронизирующих импульсов, считывающих микрокоманды изблока 1 или 2 памяти при необходимости повторного обращения к первомублоку 1 памяти микрокоманд.Мультиплексоры 10 и 11 служат длявыделения значений логических условий, поступающих на группу входов 23устройства, в соответствии с кодомпогич=ских условий, поступающим науправляющие входы мультиплексоров свыхода поля логических условий 3для мультиплексора 10 или с выходарегистра 5 логических условий длямультиплексора 11.Мультиплексоры 10 и 11 реализуютлогические функции следующего вида:+Х сто Ыо +3 1 2 3 Йгде х, - значения 1 -Го ЛОгИЧеСКоГоусловия;с - значения 1-го разряда двоичного кода номера логическогоусловия,и:1 ой. % Г ( Ъ - число логичес- ких условий).Триггер 12 служит для управленияпуском и остановом устройства, атриггер 13 - для формирования сигналов, управляющих работой коммутаторов 8 и 9.Блох 14 (фиг. 3) синхронизирует работу устройства по тактовым импульсам Т, ь , т с выходов 28, 2828 соответственно,На триггерах 35 й 36 собран двухразрядный счетчик, который управляет20326 10 2 О 1 О 4 с-, 46 45 56 55 элементами И 37-39. Триггеры 35 и36 срабать.лают по заднему фронтуимпульса. Импульсы последовательнопоявляются на выходах генератора.Группа элементов И 15 предназначена для управления поступлением адреса следующей микрокоманды в блок 2памяти из блока 1 памяти ( регистра 3). Элемент И 16 служит для управления передачей значений логических условий, поступающих с выходамультиплексора 10 в соответствии ссзначением метки М 1, а элемент И 17 - дляосуществления перетактовки триггера 13 по управляющей метке М 2.Элемент ИЛИ 18 предназначен длямодификации младшего адресного разряда в микрокоманде ветвления, изблока 1 памт.л, элемент ИЛИ 19для модификации аналогичного разрядав микрокоманде ветвления из блока 2памяти, а элемент ИЛИ 20 - для формирования сигнала Конец команды",Устройство работает следующимобразом,В исходном состоянии все элементыпамяти обнулены. При этом триггер 13,а также один из триггеров, формирующих сигналы на выходах 25 или 26регистров 3 н 4, дложны быть в единичном состоянии. С входа 21 на коммутатор 6 поступает код операции(начальный адрес микрокоманды), После прихода сигнала "Пуск" с входа 22триггер 12 разрешает работу генератора 14, Тогда тактовый импульсчерез коммутатор 8 поступает на синхровход регистра 3 микрокоманд и разрешает считывание перрой микрокоманды из блока 1 памяти. После этогоадрес следующей микрокоманды из блока 2 памяти поступает на входы блока элементов И 15 При разрешающемсигнале на их втором входе адреспоступает на вход блока 2 памяти. Поупоавляющему импульсутриггер 13 устанавливается в нулевоеположение. По следующему за нимимпульсу Г, который через коммутатор 9 поступаеФ на синхровход регистра 4 микрокоманд., происходит:.читьгзайие следующей микрокомандыЗатеи вновь появляется синхроимпус Т, на выходе 28 .Фиг. 5),, отопыйл уст гавливар триггер 1 3 вединичное состояние. Следующий занщл гщ 4 х 1 эоимпульс " пооходдт через коммутатор 8 и заносит в регистр 3счередную микрокоманду иэ блокапамяти в соответствии с адресом, поступающим из поля 4 регистра 4 через коммутатор 6, Далее работа устройст 1 ва продолжается аналогичным образом. Выдача микрооперационных частей на выходы 24 осуществляется регистоя.ми 3 и 4 в соответствии с управляющими сигналами от коммутаторов 8 и 9.Если в процессе выполнения микропрограммы необходимо дважды обра- титься к блоку 1 памяти, то в поле 3 считывается метка М 2 = 1, Тогда адрес следующей микрокоманцы из поля 3 по разрешающему сигналу подаваемому с поля 3 регистра 3 микроко 5манд, поступает на вход блока 1 памяти. Поскольку по импульсутриггер 13 своего состояния (нулевого) не изменяет (элемент И 17 закрыт), то по следующему за ним импульсу происходит считывание микрокоманды в регистр 3 из блока 1 памяти.При необходимости реализации микрокоманды ветвления из блока 1 памяти код номеров проверяемых логических условий с поля 3 регистра 3 пос 3тупает на первые входы мультиплексора 10, на вторые его входы 23 поступает код значений логических условий, после чего по разрешающему нулевому сигналу метки М 1 с поля 3 регистра 3 на элементе ИЛИ 18 происходит модификация младшего разряда адреса следующей микрокоманды.В этой микрокоманде в младшем раз- З ряде адреса записан нуль и, если логическое условие равно единице, в младшем разряде исполнительного адреса также формируется единица.При реализации микрокоманды ветвления из блока 1 памяти код номеров проверяемых логических условий задается в формате предыдущей микрокоманды из .блока 1 памяти, На входы 23 мультиплексора 11 подается код логических условий. По тактовому импульсу Т (или ф ) из блока 2 памяти счи 3тывается очередная микрокоманда. В регистр 5 по единичному значению метки М 1 очередным тактовым импульсом ь3 (Т) заносится код проверяемых логических условий, после .чего он поступает на управляющий вход мультиплексора 11. Сигнал с выхода мультиплексора 11 на элементе ИЛИ 19 модифицирует младший разряд адреса очередноймикрокоманды, которая записываетсяв регистр 4 по тому же тактовому импульсу. При необходимости реализациинескольких микроконмад ветвеленияиз блока 1 памяти, метка М 2 с поля 3 блокирует через элемент И 17триггер 13 и входы блока 2 памяти,разрешая при этом поступление адреса очередной микрокоманды с выходаполя 3 регистра микрокоманд черезкоммутатор 6 на вход блока 1 памяти.По тактовым импульсами Г считыЬдеваются микрокоманды из блока 1 памятидо тех пор, пока метка М 2 не разблокирует триггер 13, после чего устройство функционирует как описано выше.Обнуление содержимого регистра 5происходит в случае отсутствия метки М 1 очередным тактовым импульсом.Это происходит вследствие того, чтопри подаче нулевого сигнала йа .Чвход регистра блокируется подача информации на Э-входы и очередным импульсом в триггер регистра 5 записывается нулевой код,Переход к выполнению очередногокода операции осуществляется послепоявления сигналов на одном из вы-ходов 25 или 26. По этой микрооперации элемент ИЛИ 20 разрешает прохождение кода операции через коммутатор 6. Для того, чтобы не фиксировать микрооперацию конца командыза определенным блоком памяти, присчитывании последней микрокомандымикропрограммы из блока 1 памяти вполе 3 записывается единица, по которой осуществляется перетактовкаработы устройства. По окончании работы с выхода 27 на К-вход триггера 12 поступает сигнал конца работы,блокирующий генератор 14,Таким образом, в предлагаемом устройстве за счет увеличения коэффициента использования памяти микро- команд уменьшается объем оборудования по сравнению с известным устрой- ством