Микропрограммное устройство управления с контролем и восстановлением

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 120 7 А 09 3(59 С 3 лр ОПИСАНИЕ ИЗОБРЕТЕ ллтГ ч Лчл л ъ., лч,ллр"ч с АВТОРС Т ТЕЛ подключены входами элемента ИЛИсоответственно к вь одам седьмого И,первый и втоостанова под но к инАормационосьмого элемент рои выходы блока пу ключены соответствеи синхронизиру ка щему входам пертров адреса,ых соединены ному вого торого рег группы выходов котор ДАРСТВЕННЫЙ КОМИТЕТ СССРЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЦТИЙ(56) 1Авторское свидетельство СССРпо заявке 934599 16/24,кл. С, 06 Р 9/22, 1982,2. Авторское свидетельство СССР9646333, кл. С 06 Г 9/22, 1976,(54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВОУПРАВЛЕНИЯ С КОНТРОЛЕМ И ВОССТАНОВЛЕНИЕМ, содержащее блок пуска-останова, два блока памяти, два регистраадреса, группу блоков элементов ИЛИи два элемента И, причем группы информационных выходов первого и второго блоков памяти соединены соответственно с первыми и вторыми входамиблоков элементов ИЛИ группы, первыегруппы информационных входов первогои второго регистров адреса являютсяпервым и вторым информационнымивходами устройства, группы выходовпервого и второго регистров адресасоединены с группами адресных входовсоответственно первого и второго блоков памяти, первый и второй выходыблока пуска-останова соединены спервыми входами соответственно первого и второго элементов И, вход пускаблока пуска-останова является управляющим входом устройства, о т л ич а ю щ е е с я тем, что, с цельюповышения его устойчивости к отказам,в устройство введены регистр храненияисправной микрокоманды, два регистрасостояния сегментов, элементы И, группа элементов ИЛИ, блок элементов Ии один элемент ИЛИ, причем входы состояния сегментов первого и второгоблоков памяти соединены с информационными входами соответственно первого и второго регистров состояниясегментов, выходы установки в "0"которых объединены с установочнымивходами регистра хранения исправноймикрокоманды первого и второго регистров адреса и подключены к выходуэлемента ИЛИ, подключенного такжек первому входу третьего элементаИ и к первому входу блока элементовИ, выходы первого и второго регистров состояния сегментов соединены соответственно с первыми и вторымивходами элементов ИЛИ группы, вь ходы элементов ИЛИ группы подключены к входам шестого элемента И;выход которого подключен к вторымвходам первого и второго элементов И, первый и второй выходы блока пуска-останова подключены соотвественно к первым входам седьмогои восьмого элементов И, вторые входы которых подключены соответствено к выходам четвертого и пятого эле ментов И, инверсные входы первогои второго элементов И объединены соответственно с третьим и четвертым с вторыми регистрами информационныхвходов соответственно второго и перваго регистров адреса, группы выходов блоков элементов ИЛИ группы1120337ГЮ Ю Р 8 Юг ЮРжей ююлрюг,фю ююжослъ г- лаюююЖ сеьююаУ Фофюаи юга Ж М-калатжА амгтжляУ ЗЬ АтР гй1120337 соединены с группой информационныхвходов регистра хранения исправноймикрокоманды, первый выход которогосоединен с вторым входом блока элементов И, группа выходов которогоявляется группой выходов устройства,второй выход регистра хранения исправной микрокоманды подключен к второму входу третьего элемента И, выИзобретение относится к вычислительной технике и может быть использовано в устройствах управления ЗВМ с г:овышенной надежностью.Известно микропрограммное устройст во управления, содержащее два блока памяти, два регистра адреса, два коммутатора, две группы элементов И-РЛИ, шесть триггеров, четыре элемента И и группу элементов ИЛИ 1 , 0Недостатком данного устройства является большая структурная избыточность, требуемая для обеспечения заданного уровня устойчивости к отказам. 15Наиболее близким к предлагаемому устройству по технической сущности и достигаемому эффекту является перестраиваемое микропрограммное устройство управления, которое со держит два блока памяти, два регист" ра адреса, два коммутатора, два триггера, два элемента И и группу блоков элементов ИЛИ, причем первый и второй входы синхронизации устройства ,25 соответственно через первый и второй элементы И соединены с входами считывания соответственно первого и второго блоков памяти, группы адресных входов которых соединены с группами 30 информационных выходов соответственно первого и второго регистра адреса, выходы поля микроопераций первого и второго блоков памяти соединены соответственно с первыми и втсрыми входами группы блоков элементов ИЛИ, выходы которых являются группой выходов устройства, выходы поля адреса первого и второго блоков памяти соединены с первыми группами 40 информационных входов соответственно второго и первого регистров адреса ход которого подключен к входу останова блока пуска-останова, третийи четвертый выходы которого соединены с входами считывания второго и первого блоков памяти соответственно, третий выход регистра хранения исправноймикрокоманды подключен к третьим группам информационных входов первого и второго регистров адреса соответственно,через первый и второй коммутаторы соответственно, выход неисправности первого и второго блоков памяти соединен с второй группой информационных входов соответственно второго и первого регистров адреса и со счетным входом соответственно первого и второго триггеров, единичные выходы которых соединены с вторыми входами соответственно второго и первого элементов И, а нулевые выходы - с управляющим входом соответственно первого и второго коммутаторов, входы синхронизации которых соединены1сОответственно с вторым и первым входами синхронизации устройства 2.Недостатком известного устройства является низкая устойчивость к отказам, вызванная тем, что при отказе какой-либо микрокоманды в одном блоке памяти устройство не может продолжить выполнение микропрограммы, а должно прекратить ее реализацию и перейти к другой микропрограмме, которая записана полностью в противоположном блоке памяти и задает усеченный алгоритм выполнения операции. Неисправный блок памяти при этом отключается. Если же отказ микрокоманды произойдет и в другом блоке памяти, то этот блок также будет отключен, и устройство вообще прекратит функционирование. В то же время в устройстве может быть обеспечена возможность продолженияфункционирования, причем даже не поусеченному алгоритму и без перезапуска выполнения микропрограммы. Эта воз -можность может быть реализована путем использования в устройстве идентичных блоков памяти, в которых каждая микрокоманда разбита на сегмен 3 1120 ты, причем каждый сегмент при выборке микрокоманды подвергается контролю на отсутствие искажений, в случае отказа одного и более сегментов микро- команды, записанной в одном блоке па мяти, они заменяются записанной в, другом блоке памяти сегментами идентичной микрокоманды.Пель изобретения - повышение устойчивости устройства к отказам.Лоставленная цель достигается тем, что в микропрограммное устройство управления с контролем и восстановлением, содержащее блок пуска-останова, два блока памяти, два регистра адреса, группу блоков элементов ИЛИ и два элемента И, причем группы информационных выходов первого и второго блоков памяти соединены соответственно с первыми и вторыми входами блоков элементов ИЛИ группы, первые группы информационных входов первого и второго регистров адреса является первыми и вторым информационными входами устройства, группы выходов первого и второго регистров адреса соединены с группами адресных входов соответственно первого и второго блоков памяти, первый и второй выходы блока пуска-останова30 соединены с первыми входами соответственно первого и второго элементов И, вход пуска блока пуска-останова является управляющим входом устройства, введены регистр хранения исправной микрокоманды, два регистра состояния сегментов, элементы И, группа элементов ИЛИ, блок элементов И и один элемент ИЛИ, причем входы состояния сегментов первого и второго блоков памяти соединены с информационными входами соответственно первого и второго регистров состояния сегментов, выходы установки в "О" которых объединены с установочными входами регистра хранения исправной микрокоманды первого и вто" рого регистров адреса и подключены к выходу элемента ИЛИ, подключенного также к первому входу третьего элемента И и к первому входу блока элементов И, выходы первого и второго регистров состояния сегментов соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы элементов ИЛИ группы подключены к входам шестого элемента И, выход которого подключен к вторым входам первого и второго элементов 37 4И, первый и второй выходы блока пуска-останова подключены соответственно к первым входам седьмого и восьмого элементов И, вторые входы которых подключены соответственно к выходам четвертого и пятого элементов И, инверсные входы первого и второго элементов И объединены соответственно с третьим и четвертым входами элемента ИЛИ и подключены соответственно к выходам седьмого и восьмого эле" ментов И, первый и второй выходы блока пуска-останова подключены соответственно к информационному и синхронизирующему входам первого и второго регистров адреса, группы выходов которых соединены с вторыми регистрами информационных входов соответственно второго и первого регистров адреса, группы выходов бло" ков элементов ИЛИ группы соединены с группой информационных входов регистра хранения исправной микро- команды, первый выход которого соединен с вторым входом блока элементов .И, группа выходов которого является группой выходов. устройства, второй выход регистра хранения исправной микрокоманды подключен к второму входу третьего элемента И, выход которого подключен к входу останова блока пуска-османова, третий и четвертый выходы которого соединены с входами считывания второго и первого блоков памяти соответственно, третий выход регистра хранения исправной микрокоманды подключен к третьим группам информационных входов первого и второго регистров адреса соответственно.Сущность изобретения состоит в повьппении устойчивости к отказам и сбоям в микрокомандах за счет использования идентичных блоков памятив которых по одинаковым адресам записаны одинаковые микрокоманды и в каждом из которых каждая микро- команда разделена на К сегментов, причем каждый сегмент подвергается контролю. Кроме того, за счет обеспечения на этой основе восстановления работоспособности устройства при наличии искажений в какой-либо микрокоманде одного блока памяти и отсутствии искажений в аналогичной микрокоманде другого блока памяти путем реконфигурации устройства и считывания этой иикрокоманды из другого блока памяти, при наличии20 искаженных сегментов в какой-либо микрокоманде одного блока памяти и отсутствии искажений в идентичных сегментах аналогичной микро- команды другого блока памяти, но 5 при наличии искажений в других ее сегментах путем замещения искаженных сегментов первой микрокоманды соответствующими неискаженными сегментами другой микрокоманды и при 10 наличии искажений в идентичных сегментах аналогичных микрокоманд разных блоков памяти путем многократногс. поочередного повторного считывания этих микрокоманд из разных бло ков памяти вплоть до устранения причины этого искажения, если ею является сбой. Это позволяет существенно расширить множество неисправностей, при которых устройство сохраняет работоспособность. При этом не требуется осуществлять перезапуск микропрограммы и использовать усеченный алгоритм выполнения операции, который обеспечивает менее точные резуль таты операции.Введение следующих элементов и обусловленных ими связей прецназначено: регистра формирования микро- команды - для формирования микрокоманд путем замещения искаженных сегментов и хранения сформированных микрокоманд до выдачи их на выход устройства; первого (второго) регистра состояния сегментов - для хранения информации о состоянии сегментов; третьего элемента И - для управления передачей сигнала метки конца микропрограммы; четвертого (пятого) элемента И -для управления прохождением тактовых иммульсов через первый (вто рой) элемент И; блока элементов И - для управления выдачей операционной части микрокоманды на группу выходов устройства; группы элемента ИЛИ для формирования сигналов в состоянии одноименных сегментов аналогичных микрокоманд, записанных в первом и втором блоках памяти; шестого элемента И - для формирования сигнала при отсутствии искажений в идентичных сегментах аналогичных микрокома.нд, седьмого (восьмого) элемента И - для управления подачей тактовых импульсов с первого (второго) вы 55 хода схемы пуска-останова на первый (второй) вход элемента ИЛИ; элемента ИЛИ - для формирования сигнала, управляющего выдачей микрокоманд на выход устройства, сброса третьего и четвертого регистров в нуль, а также управления приемая информации в регистры адреса.Введение перечисленных элементов и связей позволяет осуществлять реконфигурацию устройства для считывания неискаженных сегментов из противоположного блока памяти, что позволяет предотвратить выдачу ошибочных микрокоманд на выход устройства и осуществлять выполнение микропрограммы по полному алгоритму. За счет этого повышается устойчивость устройства к отказам и сбоям микро- команд,Отличие предлагаемого технического решения от известных состоит в следующем; по решаемой задаче - в повышении устойчивости к отказам и сбоям ми 1 рокоманд, по пути решения поставленной задачи - в осуществлении восстановления искаженных микрокоманд путем замещения их искаженных сегментов идентичными сегментами аналогичной микрокоманды, записанной в противоположном блоке памятипо используемым средствам для решения поставленной задачи - в использовании дополнительных трех регистров, группы элементов ИЛИ, блокаэлементов И, шести элементов И иодного элемента ИЛИ и обусловленныхими связей,На фиг.1 представлена функциональная схема предлагаемого устройства;на фиг.2 - функциональная схемапервого (второго) блока памяти;на фиг.З - функциональная схема пуска-останова устройства; на фиг,4временная диаграмма сигналов на выходах схемы пуска-останова, на фиг.5 временная диаграмма записи новогоадреса в первый (второй) регистрадреса (по третьей группе информационных входов регистра); на фиг.бвременная диаграмма перезаписистарого адреса из первого (второго)регистра во второй (первый) регистр;на фиг.7 - формат микрокоманд, нафиг.8 - функциональная схема ячейки регистра адреса.Устройство (фиг. 1) содержитрегистр 1 адреса, блок 2 памяти, регистр 3 состояния сегментов, четвертьп элемент И 4, элемент И 5,блок 6 пуска-останова, группу блоковэлементов ИЛИ 7, регистр 8 храненияисправной микрокоманды, элемент И 9, 1120337 8блок элементов И 10, группу элементов ИЛИ 11, элемент И .12, элементы И 13 и 14, элемент ИЛИ 15, регистр 16 адреса, блок 17 памяти, регистр 18 состояния сегментов, элемент И 19 .и элемент И 20.На фиг, 1 также обозначены; группа информационных входов 21 регистра адреса, группа выходов 22 регистра адреса 1 группа выходов 23 состояния 1 О сегментов микрокоманды блока памяти, 1 -К-я группы информационных выходов 241 в 24 блока памяти, выход 25 элемента И, выход 26 элемента И, пусковой вход 27 блока пуска-останова, 15 являющийся управляющим входом устройства, выходы 28-31, схемы пускаостанова, группа выходов 32 адресной части микрокоманды регистра Формирования микрокоманды, выход 33 20 метки конца микропрограммы в этом регистре, группа выходов 34 устройства, выход 35 элемента И, выходы 36 и 37 элементов И соответственно, выход 38 элемента ИЛИ, группа информацион ных входов 39 регистра адреса, группа выходов 40 регистра, 1-К-я группы информационных выходов 4 1 - 4 1 бло 1 1 ка памяти, группа выходов 42 состояния сегментов микрокоманды блока па- З 0 мяти, выход 43 элемента И, выход 44 элемента И, остановочный вход 45, блока пуска-останова.Символом 5 (Фиг.1) обозначена разрядность одного сегмента микро- команды, через К - количество сегментов в ее Формате, через 1 - разрядность операционной части микрокоманды.Блок 2(17) памяти содержит элемент 45 задержки, запоминающее устройство 46, группу узлов 47 - 47, контроля четности (сумматор по модулю два), группу элементов И 48 - 481, и группу блоков элементов И 49- 491,. 45На Фиг.2 обозначены выходы 50- 50 разрядов контроля на четность информации в первом - К-ом сегментах микро- команды, считываемой из запоминающего устройства 46, группы информационных 50 выходов 51 - 51 запоминающего уст 1 %ройства 46.Блок пуска-останова 6 (фиг.3) содержит триггер 52 и управляемый четырехтактный генератор 53 прямоуголь ный импульсов.Обозначения осей ординат соответствуют номерам выходов блока пуска-останова (Фиг.4), номерам связей (фиг.5 и 6) введенным на фиг. 1. Символом Т обозначено время срабатываЭния элемента И 13 (14) и элемента ИЛИ 15, символом т- время срабатывания регистра адреса А 1 1 А 41 ф (адрес соответственно (1-1), 1 и (1+1)-й микрокоманды, реализуемой устройством).Ячейка регистра 1(16) адреса (фиг.8) содержит элементы И 54-58, элементы ИЛИ 59 и 60 синхронный универсальный двухступенчатый ЭКРАН" триггер 6 1 и инвертор 62.Регистр 1(16) адреса предназначен для хранения адреса микрокоманды, считываемой из блока 2(17) памяти. Запись информации в регистр может производиться через внешнийвход 21(39), цепь синхронизации для которого не показана, а также черезинформационные выходы 32 или 40(22).Прием информации по входу 32 происходит по положительному перепаду сигнала на синхровходе С 1 при наличии единичного разрешающего сигнала на разрешающем входе Е 1. Приеминформации по входу 40(22) происходит по отрицательному перепаду сигнала на синхровходе С 2 при нулевом сигнале на запрещающем входе Е 2.Схема одного разряда (ячейки) ре-. гистра изображена на фиг.8. Процесс записи информации в регистр поясняется диаграммами (фиг.5 и 6).Блок 2( 17) памяти предназначен для хранения микрокоманд и выдачи их на группы информационных выходов при поступлении сигнала считывания на вход 30(29). Микрокоманда разбита на К-сегментов (Фиг.7). Каждый сегмент имеет разрядность, равную 9,причем каждый сегмент еще дополни-,тельно содержит разряд контроля начетность информации. При считываниимикрокоманды каждый сегмент проверяется на четность (по модулю 2) и в случае отсутствия искажений на соответствующем выходе состояния сегментовмикрокоманды группы выходов 23(42)появляются единичные импульсные сигналы, соответствующие сегментам без искажений, если единичные импульсы не появляются, то это говорит о том,что данный сегмент считан с искажениями, его выдача на соответствующую группу информационных выходов запрещается (сигналы остаются нулевы 9 11203ми) а неискаженные сегменты появляются на соответствующей группевыходов 24(4 1) .Регистр 3(18) предназначен дляхранения информации о состояниисегментов,. Исходное состояние ре -гис юра перед записью информации внего нулевое. Запись информациив него осуществляется при кратковременном появлении информационныхсигналов на группе входов 23(42).Установка регистра в исходное состояние происходит по заднему Фронту импульса на его Р -входе 38,Элемент И 4( 19) предназначен дляуправления прохождением тактовыхимпульсов через элемент И 5(20) .Элемент 5(20) предназначен для управления подачей тактовых импульсов свыхода 31(28) блока пуска-останована вход элемента ИЛИ 15,Блок б пуска-останова (Фиг,3)предназначен для осуществления четырехтактной синхронизации устройствауправления. Сигналы на его входахформируют с момента подачи пусковогоимпульса на пусковой вход 27,Группа блоков элементов ИЛИ 7- 7предназначена для подачи сегментовмикрокоманд на информационные входы30регистра 8. Регистр 8 предназначендля формирования микрокоманд путемзамещения искаженных сегментов ихранения сформированных микрокоманддо их выдачи на выход устройства.Исходное состояние регистра передзаписью информации в него нулевое.Запись информации в регистр происходит при кратковременном появленииинформационных сигналов на его инФормационных входах, Установка регистра в исходное нулевое состояниепроисходит по зацнему Фронту сигналана его Р -входе 38.Элемент И 9 предназначен для управления передачей сигнала концамикропрограммы. Блок элементов И 10предназначен для управления выдачейоперационной части микрокомандына выход 34 устройства.Группа элементов ИЛИ 11 - 111 1(предназначена для Формирования сигналов о состоянии идентичных сегментов аналогичных микрокояанд, записанных в блоках 2 и 17 памяти.Эпемент И 12 предназначен для55формлрования сигнала об отсутствииискажений в идентичных сегментах аналогичных микрокоманд, Элемент И 13(14) 37 10предназначен для управления подачейтактовых импульсов с выхода 28(31)блока пуска-останова на вход 39(40)элемента ИЛИ 15.Элемент ИЛИ 15 предназначен дляформирования сигнала, управляющеговыдачей микрокоманд на выход 34 устройства, сбросом регистров 3 и 18в нуль и управления приемом информации в регистры адреса,Устройство управления может работать в нормальном режиме работы,в режиме наличия искаженной микрокоманды в одном блоке памяти и в режимеискажения аналогичных микрокомандв обоих блоках памяти.В исходном состоянии в регистре16(1) записан адрес начальной микрокоманды, подлежащей реализации.На группах выходов 23 и 42 блоков2 и 17 памяти сигналы соответствуютлогическому "0". Регистры 3 и 18находятся в нулевом состоянии, Цепи установки исходных состоянийрегистров 3,8 и 18 не показаны.Б нормальном режиме работы по сигналу "Пуск" на входе 27 схема пускаостанова начинает вырабатыватьчетырехфазные серии импульсов, состоящих из четырех тактовых импульсов,сдвинутых во времени (Фиг.4). Первый тактовый импульс первой (третьей)фазы поступает с выхода 29(30) блока6 пуска-останова на вход 29(30) считывания блока 17(2) памяти, вследствиечего происходит считывание микрокоманды по адресу, поступающему навход 40(22) блока 16(1) памяти.Если микрокоманда считана без искажений, то на выходах 42(23) блока17(2) памяти появляются импульсныесигналы логической " 1" вследствиечего во всех разрядах регистра записываются единицы, которые отпирают элемент, И 19(4), сигнал логической " 1" с выхода которого готовитк отпиранию элемент И 20(5). Одновременно на группы информационныхвыходов 41, - 41(24- 24 ) блока17(2) памяти подается содержимоесегментов считанной микрокоманды,Эти сегменты через группу К-разряднь 1 х блоков элементов ИЛИ 7: - 71, (гдеК - число сегментов в микрокоманде)записываются на регистр 8. Затем навыходе 28(3 1) схемы пуска-остановаФормируется следующий тактовый импульс. Через открытйй элементИ 20(5) и элемент ИЛИ 15 он посту30 Если при считывании микрокоманды. например, из блока 17(2) памяти обнаружено искажение,то те ее сегменты, в которых обнаружена ошибка, на соответствующие группы инФормационных 55 выходов 41(24) не высылаются, а на соответствующих этим сегментам выходах 42(23) импульсныи сигнал лог11203 пает на вход 38 блока элементов И 10 и разрешает выдачу операционной части неискаженной микрокоманды навход 34 устройства. Адресная часть следующей микрокоманды с выхода 32 регистра 8 при этом записывается в регистр 1(16) .Запись происходит следующим образом (Фиг.5).Тактовый импульс второй (четвер той) Фазы с выхода 28 схемы пускаостанова 6 поступает на разрешающий Е 1-вход 38(21) регистра 1(16), разрешая прием информации в регистр по входу 32. Этот же импульс, проходя 15 через элементы И 20(5) и элемент ИЛИ 15, поступает на синхронизирующий С 1-вход 38 этого регистра ипо переднему Фронту ( положительному перепаду) этого импульса происхо дит запись адреса следующей микро- команды в регистр. Задним фронтом этого же импульса происходит установка регистров 3 и 18 в исходное состояние. Далее в нормальном ре жиме работы считывание очередной микрокоманды из блока 2(17) памяти и запись следующего адреса в регистр 16(1) происходит при поступлении тактовых импульсов третьей и четвертой (первой и второй) фазы на выходы 30(29) и 3 1(28) схемы пускаостанова аналогично описанному. При появлении сигнала логической "1" на выходе 33 регистра 8, который сви 35 детельствует об окончании реализуемой микропрограммы. этот сигнал отпирает элемент И 9, и сигналом, поступающим с выхода элемента ИЛИ 15 на вход 38 этого элемента, происходит 4 О остановка выдачи тактовых импульсов на выходы схемы пуска-останова 6.ьУстройство прекращает работу.При выявлении искажений в микрокоманде, которая считывается из любого 45 блока памяти, происходит переход к второму режиму работы устройства - к режиму наличия искаженной микро- команды в одном из блоков памяти.Это происходит следующим образом. У 7 12гической "1" не выдается. Эта информация о состоянии сегментов записывается в регистре 18(3). Пулевыеразряды, соответствующие искаженнымсегментам, с выхода регистра 18(3)запирают элемент И 19(4), вследствиечего остается заперт элемент И 20(5).Исправные же сегменты с выходов 4 1(24)записываются в регистре 8, Затем навыходе 28(3 1) схемы пуска-остановапоявляется тактовый импульс второй(четвертой) фазы, по приходу этогоимпульса происходит перестройкаустройства для считывания с логической микрокоманды из другого блокапамяти. Для этого адрес этой микрокоманды из регистра 16(1) переписывается в регистр 1(16). Это происходит следующим образом. Так как элементы И 5, 13, 14 и 12 заперты, то на выходе 38 элемента, ИЛИ 15 сигнал остается равным логическому "0", вследствие чего запрещается запись информации в регистр 1(16) по входу 32 и разрешается запись по входу 40(22) . Тогда по заднему фронту тактового импульса второй (четвертой) Фазы, поступающего на синхронизирующий С 2-вход 28 регистра 1(16), происходит запись адреса искаженной микрокоманды с выхода 40(22) регистра 16(1) на регистр 1(16) . Далее по приходу тактового импульса третьей (первой) Фазы на вход 30(39) происхопит считывание микрокоманды из блока 2 ( 17) памяти по адресу, установленному на его входе 22(40). Если при считывании все сегменты микрокоманды окажутся неискаженными, то эти сегменты поступают на группы информационных выходов 24(41) блока 2(17) памяти и группу блоков элементов ИЛИ 7 - 7 и записываются в ре 1 1 сгистр 8. При этом на выходах 23(42) блока 2(17) памяти Формируются импульсные сигналы логической "1"1 которые записываются в регистр 3(18). и тем самым отпирают элемент И 4(19), подготавливая к отпиранию элемент И 5(20). Затем на выходе 3 1(28) формируется тактовый импульс четвертой (второй) фазы, Проходя через открытый элемент И 5(20) и элемент ИЛИ 15, он разрешает выдачу операционной части микрокоманды с группы информационных выходов регистра 8 через блок элементов И 10 на вы14ертой (второй) Фазы на выходе 31(28)хемы пуска-останова 6 этот импульс,роходя через элементы И 14(13) илемент ИЛИ 15, поступает на вход8 блока элементов И 10, и операционая часть микрокоманды поступает наыход 34 устройства. Адресная частьледующей микрокоманды йри этом заисывается с выхода 32 регистра 8 вегистр 16(1). Это происходит аналоично тому, как происходила записьдресной части во втором режиме раоты. Задним Фронтом импульса, посупающим с выхода 38 элемента ИЛИ 15,роисходит сброс регистров 7 и 18,осле чего схема оказывается возвраенной в нормальный режим работы.Если же в третьем режиме искаженияозникают в одноименных сегментахналогичных микрокоманд, то сигналыкроопераций на выход 34 устройста не выдаются из-за того, что блоклементов И 10 заперт. вследствиеого, что элементы И 5, 12, 20, 1314 окажутся запертыми, а на выоде 38 элемента ИЛИ 15 сигнал,соотетствующий логическому "0". Однакостройство продолжает свою работу.рес искаженной микрокоманды попееменно передается из одного региста адреса в другой и обратно, и считыание ее продолжается до правильногое считывания или до прекращения поачи тактовых импульсов схемой пускастанова на выходы 28-31. В том слуае, если причиной искажения одноменных сегментов был сбой при считыании микрокоманды, это позволяетосле нескольких циклов повторногочитывания продолжить выполнениекропрограммы.Технико-экономические преимущеста предлагаемого устройства по отноению к известному, и базовому обьеку - устройству управления процессораЗА системы ЕСС Фирмы "Белл Систем"ожно оценить величиной РЯ , покаывающей на сколько процентов сокраается вероятность отказа устройствао сравнению с известным:сРЯ: 1 100 3,оде Йо - вероятность отказа известногоустройства;Й - вероятность отказа предлагаемого устройства. 1.3 1120337 ход 34 устройства. Адресная часть в с выхода 32 регистра 8 записываетсяс в регистр 16(1), Это происходит под п действием этого же тактового импуль- э са (Фиг.5). Сначала он поступает 5 3 на разрешающий Е 1=вход 31(28) рен гистра 16(1), а затем через злеменв ты И 5(20) и элемент ИЛИ 15 на синс хронизирующий С 1-вход регистра (16)1, п за счет чего по переднему Фронту 1 О р (положительному периоду) произвог дится запись адреса микрокоманды а в регистр, По заднему фронту этого б импульса производится сброс регист- т ров 3(18), вследствие чего устройст п во переходит в нормальный режим ра- п боты. щЕсли же при повторном считывании аналогичной микрокоманды из блока в 2(17) памяти в ней также обнаруже- о а ны искажения, то устройство пере- ми ходит в третий режим работы. Это в происходит следующим образом, эНа выходах 23 (42) так же, как т это оыло при переходе во второй ре и жим работы появляются сигналы, ха- х рактеризующиеся состояние сегментов в в аналогичной микрокоманде, Эти сиг- у налы записываются в регистр 3(18), , Ад Так как при этом хотя бы один раз- ЗО р ряд регистра (именно тот, который р соответствует искаженному сегменту)в нулевой, элемент И 4(19) заперт, запирая и элемент И 5(20)Вследст- д вие этого элемент И 13(14) подготов- о35 лен к отпиранию. Неискаженные сегмен- ч ты с группы информационных выходов и 24(4 1) блока 2(17) памяти черезв ,группу блоков элементов ИЛИ 7 - 7 п запишутся в регистре 8. Еслй среди 40 сискаженных сегментов аналогичных ми микрокоманд, считанных из блоков17 и 2(2 и 17) памяти не окажется двух одинаковых, т.е. одноименных, Ш то при этом в регистре 8 сформирует- т45 ся полный набор неискаженных сегмен- У тов микрокоманды. Так как при этомм хотя бы на одном из входов каждогоэ элемента из группы элементов ИЛИ щ11 п:имеется сигнал логическойп н1 , а значит на каждом выходе50 группы элементов ИЛИ 11 - 11, имеет ся сигнал логической "1", благодаря чему элемент И 12 открыт. Тем самымг э 1 темент И 14(13) подготовлен к отпиранию еще по одному входу. При появлении тактового импульса чет 1120337