Патенты опубликованные 23.11.1981

Номер патента: 883883

Опубликовано: 23.11.1981

Автор: Сергеев

МПК: G05F 1/56

Метки: источник, питания, стабилизированный

...обратной связи через второй выпрямитель подключена к управляющему входу силового регулятора.На чертеже представлена схема стабилизированного источника питания.Устройство содержит силовой регулятор 1, к первой выходной клемме которого подключены задающий генератор 2 и начала первичных обмоток первого и второго трансформаторов 3 и 4 обратной связи соответственно. Концы первичных обмоток соединены с коллекторами первого и второго транзисторов 5 и 6, эмиттеры которых объединены и подключены к второй выходной клемме, а базы соединены с противофазцыми выходами задающего генератора 2. Начала вторичных обмоток первого и второго трансформаторов 3 и 4 обратной связи через выпрямители 7 и 8 подключены к одному из попюсов управляющего входа...

Номер патента: 883884

Опубликовано: 23.11.1981

Авторы: Коваленко, Кудрявцев, Пархоменко, Переверзев, Пряхин, Храпов

МПК: G05F 1/56

Метки: величины, ограничения, постоянного

...ограничи вать ток нагрузки до заданной величины повторно, в процессе эксплуатации.Бель изобретения- повышение надежности и упрощение устройства.Эта цель достигается тем, что база второго транзистора через резистор соединена с коллектором первого транэиоПо мере раскручивания электродвига,теля сопротивление его якоря возрастает и величина тока базы транзистора13 уменьшается. Транзистор 3 постепенно запирается и ток базы транзистора 1 увеличивается. Транзистор 1 посте,пенно отпирается, при этом на нагрузку подается все большее напряжение. Ограничение тока электродвигателя прекращается только после того, как в результате увеличения сопротивления электродвигателя велич на тока стает ниже заданной и транзистор 1 полностью отопрется,3 30...

Номер патента: 883885

Опубликовано: 23.11.1981

Авторы: Дуплин, Иванов

МПК: G05F 1/56

Метки: вторичный, источник, электропитания

...шунтирующий общий выход ячеек, своим управляющим входом соединен с выходом схемы 5 сравнения, причем неинвертирующий вход схемы 5 с помощью переключателя 7 режима работы подключается квыходу делителя выходного напряженияи выходу генератора 8 управляющих напряжений, а инвертирующий - к выходугенератора 8 управляющих напряженийи выходу датчика 9 тока.Источник работает следующим обраЗ 0зом, Выходное напряжение датчика 9тока О при своем изменении в зависимости от тока нагрузки 3 проходитпоследовательно уровни срабатываниякомпараторов 3, обеспечивая тем самым пеу.еключение транзисторных ключей коммутатора 2 и подключение нужного числа преобразовательных ячеек 1к нагрузке (Фиг, 20).В зависимости от положения переклю 40чателя 7, источник...

Номер патента: 883886

Опубликовано: 23.11.1981

Автор: Реморов

МПК: G05F 1/56

Метки: источник, опорного

...эмиттера, коллектор которого подклнчен к катоду д стабилитрона 1, а база - к коллектору буферного транзистора 4 и через цепочку из термокомпецсирующего диода 3 и резистор смещения 6 - к попожительной входной клемме 7, база буферного транзистора 4 соединена с катодом стабилитрона 1, эмиттер через делитель на резисторах 8 и 9 и переход база-эмиттер транзистора 10 - с анодом стабилитроца 1 и с отрицательной33 входной клеммой 11, а запускающийрезистор 1 2 соединен с коллектором транзистора 10 и через развязывающий диод 13 - с базой буферного транзистора 4. Выходное опорное напряжение40 снимается с выходной клеммы 14.мИсточник работает следующим образом образом.При подключении источника опорного напряжения к источнику электропита 4 ния...

Номер патента: 883887

Опубликовано: 23.11.1981

Авторы: Вязовкин, Ефимов, Зарукин

МПК: G05F 1/58

Метки: постоянного, стабилизатор

...выход которого через диоды3 и 4 соединен с базой регулирующегоэлемента б и с выходом усилителя 5,База-эмиттерные переходы транзистороврегулирующего элемента б шунтированыобратными диодами, Эмиттер оконечноготранзистора, являющийся выходом стабилизатора,соединен с нагрузкой 8 и од 35ним из входов усилителя 5,второй входкоторого через источник 7 опорногонапряжения соединен с общей. шиной питания,с которой соединены также второй вывод нагрузки и второй питающий0вывод усилителя 5,В нормальном режиме схема работаеткак обычный компенсационный стабилизатор,Б аварийном режиме, например, при15 коротком замыкании нагрузки при привышении значения тока предельного значения, входной ток составного транзистора достигает величины, определенной...

Номер патента: 883888

Опубликовано: 23.11.1981

Авторы: Левшин, Шутеев

МПК: G06F 1/04

Метки: многоканальное, синхронизации

...НЕ 37, триггер 38 1,аналогичный триггеру 5) .Устройство работает следующим образом.В исходном состоянии триггеры 10, 17,19,34 и 38 находятся в нулевом состоянии, а второй триггер 20 - в единичном (на схеме цепи установки в исходное состояние не показаны), При наличии на шине 1 пуска разрешающего потенциала сигнал, поступающий по шине 25 синхронизации, через элемент И 1 2 устанавливает в единичное состояние триггер 17 пуска, с единичного выхода которого поступает разрешающий потенциал на вход элемента И 8, при этом на втором входе этого элемента имеется также разрешающий потенциал.Элемент И 8 срабатывает при отсутствии сигнала на входе 33, устанавливает состояние первый триггер 10 и одновременно запирает через элемент НЕ 3 второй элемент...

Номер патента: 883889

Опубликовано: 23.11.1981

Авторы: Молчанов, Полуаршинов, Трудов

МПК: G06F 3/04

Метки: абонентского, вычислительной, машиной, пункта, сопряжения, цвм, цифровой

...одновременно от нескольких терминалов 1, т.е. несколько триггеров 29 могут быть одновременно установлены в единичное состояние, Триггер 11 находит ся в нулевом состоянии. Единичный сигнал с нулевого выхода его поступает на вход счетчика 6 и разрешает поступление сигналов с выхода 24 ЦВМ 5 на счетный вход счетчика 6. ЗФКод с выхода счетчика 6 поступает на дешифратор 7 и регистр 8. В соот- . ветствии с кодом на счетчике 6 на выходах дешифратора 7 последовательно формируются единичные сигналы, кото- фФ рые поступают на входы 14, на входы элементов И 39, и на входы И 9, закрытые по вторым входам нулевым сигна-. лом с единичного выхода триггера 11. При наличии запросов с данного терми- И нала сигнал с выхода дешифратора 7 через...

Номер патента: 883890

Опубликовано: 23.11.1981

Авторы: Апанасевич, Богодяж, Дьякова, Корзун

МПК: G06F 3/04

Метки: сопряжения

...помощью коммутатора в кон кретной системе автоматизации устанавливается для каждого источника реЦжима обмена с приемниками Работа по адресу или"Работа без адреса". В процессе эксплуатации системы можно менять (при необходимости) режимы об-. мена источников, На схеме коммутатора (Фиг,2 режим обмена первого источника установлен - Работа по адреЦсу", режим обмена М-го источника также установлен - "Работа без адреса",Элемент И 14 предназначен для управления блоком 15 в зависимости от наличия выходного сигнала с коммутатора 5, который через элемент ИЛИ 11, поступает на вход элемента И 14 и выходного сигнала на "нулевом" выходе 46 дешифратора 4 (когда на входе дешифратора нет инФормации),Формирователь 13 импульса предназначен для формирования...

Номер патента: 883891

Опубликовано: 23.11.1981

Авторы: Асанов, Долгов, Исмагилов, Мандрак, Токарев

МПК: G06F 3/14

Метки: анализатор, логический

...врезультате чего.в последний вводятся.последовательные данные с триггера7"Прием". После подачи надлежащегоколичества сдвиговых импульсов единица, которая предварительно введенав первый разряд .информационного регистра 8, достигает последнего. разряда, чем запрещается прохождениедальнейших сдвиговых импульсов, врезультате чего информационный регистр 8 удерживает необходимое числобит информации (в данном конкретномслучае восьми) только что собранного слова данных.Регулируемый элемент 3 задержки предназначен для задержки и стробирования запускающего сигнала (шина 11 Код задержки устанавливается на тумблерах пульта управления устройства (пульт управления на схеме не показан) .Когда закончится временной интервал, определяемый управляющим...

Номер патента: 883892

Опубликовано: 23.11.1981

Авторы: Безбатченко, Злодеев, Иванов, Игнатов, Павличенко

МПК: G06F 5/02

Метки: грея, код, кода, позиционный

...в инверсный сигнал двоичного кода и поступает на вход младшего разряда регистра 1. Остальные сигналы преобразуются в двоичный код и поступают на входы с весами 2Г ,2 блока 3 вычисления значения разрядов и суммирующих блоков 6-8 соответственно.В таблице представлены сигналы на выходах блоков 3-5 и суммирующих блоков 6-8 в зависимости от комбинаций сигналов "1" и "0" на их входах.Если на три входа блока 3 поступавт сигналы "110" соответственно, то с его выхода сигнал "0", инвертированный элементом НЕ 11 и сигнал ч ипоступавт на вход старшего раз-ряда регистра результата и на первый вход суммирувщего блока 6, на третьем входе которого будет сигнал ч1 , такои же, как и на втором входе блока 3, а на третьем входе, как и на первом входе 3 -...

Номер патента: 883893

Опубликовано: 23.11.1981

Авторы: Демченко, Марютин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...случаи:а) преобразуемое двоичное число равно по абсолютной величине двоичному эквиваленту. На выходах 13-15 устанавливается код (001) (строка 3 таблицы), по которому вырабатывается сигнал окончания преобразования на выходе 17 и формируется код тетрады на выходе 18. Сумматор-вычитатель производит вычитание двоичного эквивалента, при котором регистр 8 "обнуляется",3 Фзации числа шагов сравнения преобразуемого двоичного кода с задаваемыми двоичными эквивалентами, преобразование каждой тетрады начинается с выбора дво. ичного эквивалента равного 5 10 " ", Последовательность выбора двоичных эквивалентов схематически представлена в виде;Начало преобразования а блок 1 управления вырабатывает ко-:манды для перехода на следующую тетраду (в...

Номер патента: 883894

Опубликовано: 23.11.1981

Авторы: Аспидов, Гурьянов, Козюминский, Мищенко, Семашко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...= ,На входы настройки 4-10 подают соответственно следующие наборы сигналов: ф0 д Х,р-Х -Х-=1,0 М 1 ОРХ, О 5 Х Х-Х, 0=1, 0=1 , О=Х, = 1; О" 1 = Х; =1 При этом, структура модуля послеоптимизации имеет вид фиг.З . Аналогично для произвольной совокупности логических функций трех переменных. бТаким образом, предлагаемый модуль реализует все логические функции трех переменных и позволяет насвоей основе реализовать многофункци ональную схему, реализующую произ"вольные функциональные зависимости,При этом, модуль отличается конструктивной однородностью и простотой,имеет высокое быстродействие, 1 ф позволяет просто и быстро получитьмоно- и многофункциональные схемызаданной функциональности, которыеотличаются простотой, на основе данного...

Номер патента: 883895

Опубликовано: 23.11.1981

Авторы: Самойленко, Скубилин, Шаглий

МПК: G06F 7/02

Метки: поиска, чисел, экстремальных

...потенциалы в зависимости от значений параметров, зафиксированных в регистрах 6 записи значений параметров.Первый элемент ИЛИ,22 первой группы позволяет определить экстремальное значение параметра в первом разряде, которое инвертируется лервым элементом НЕ 25 первой группы и прикладывается на входы разрядных элементов И 32 разрядных анализаторов 29 первого разряда. Сигналы с выходов разрядных элементов ИЛИ 33 первого разряда поступают на входы разрядных элементов И 31 и 32 разрядных анализаторов 29 второго разряда, Второй элемента ИЛИ 22 первой группы позволяет определить экстремальное значение параметра во втором разряце.Поскольку на выходах разрядных элементов И 31 разрядных анализаторов 29 присутствуют нулевые потенциалы, так как...

Номер патента: 883896

Опубликовано: 23.11.1981

Авторы: Бренер, Малярис, Поляк, Сметанюк, Чергинцева

МПК: G06F 7/50

Метки: матричное, сложения

...того блок формирования переноса содержит элемент ИЛИ и эле-мент НЕ, причем входы элемента ИЛИсоединены со входами блока, а выходсо входом элемента НЕ, выходы элемента ИЛИ и элемента НЕ соединены свыходами блока,883896 4сигналов Со -, 1, коммутатором 8 подуправлением ранее определенных значений Н 1 и Н , Значения результата Р;Р реализуются при этом по формулам3Ро = фоН 1 ч 5 НР= т НУ й,Н1 1 11 7 1Р 3 =Нч С 8 НР: Н"1 ф 4 4151 ч о 1Р 6 = СН 1 чР Н 1 ч СНр,: дНОбразуемые в коммутаторе 8 сигналыР = Н , Р 1 -- Н, Р = С 7 Н,одя на входы блокаде совместно с сигна ом К 4 реа изу т.сигналы функции переноса в старшийразряд блок 7 диэъюнкции, коммутатор 8 иблок 9 формирования переноса,Блок 1 выделения пары квадрантовсодержит элементы ИЛИ 10-12,...

Номер патента: 883897

Опубликовано: 23.11.1981

Авторы: Грибков, Илюшечкин, Степукова

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...сдвигов в сдвигателях 3 и 4, а также регистра 2. Группа элементов И формирует импульсные сигналы записи,сдвиИ га, +1, 1 р, 13 р, 14 р регистра микрокоманды - потенциальные уровни, обеспечивающие соответствующие признакиП 1, ПЗ и уровень с 14 р конца операции.Если в 14 р попадает один иэ блока30 30 памяти микрокоманд, то низкийуровень перекрывает поступление тактовой последовательности и вырабатывает сигнал "Результат" П 1, П 2признаки сдвига ("1" - арифметический,11 10 - логический ) , ПЗ-при знак , обеси ечи в ающий оди нак о вые , ли бо противоположенные операции в сумматор ах-вычитателях 9 и 1 0 .Устройство работает сл едующим образом ,Число г ) 0 поступает н а входустройства и на первой подготовительной итерации подается на...

Номер патента: 883898

Опубликовано: 23.11.1981

Авторы: Белинский, Медведев, Руденко, Рычагов, Хижинский

МПК: G06F 7/552

Метки: извлечения, корня, п-й, степени

...18,загружается в счетчик 19 адреса,Таким образом, из. блока 20 извлекается слово микропрограммы, соответствующее адресу условного перехода,В начале первого цикла блок 1управления через коммутатор младшего коэффициента 5, формирующий коммутатор 7, записывает единицу в первый справа после запятой разряд регистра 2 начального коэффициента,т.е. заносит код 0,10000Такойже код будет на выходе коммутатора5 младшего коэффициента в течениевсего первого цикла. Каждый циклсостоит из п 1.(П) тактов, В каждом такте происходит суммирование на сумматоре 9 таким образом, чтопри наличии единицы в младшем разряде регистра начального коэффициента 2 содержимое сдвигового регист,и -1) справа после запятой разряд регистра 2 записывается единица,т,е....

Номер патента: 883899

Опубликовано: 23.11.1981

Автор: Климов

МПК: G06F 7/552

Метки: варианты, извлечения, корня, степени, четвертой

...импульсы "17" - "81" (всего 65 импульсов) проходят через блок 2 на вход УДЧ 3, коэффициент деления которого равен пяти. На выходе УДЧ 3 формируется тринадцать импульсов, первый из этих импульсов вычитается блоком 4, остальные двенадцать. поступают на делитель 5 частоты, на выходе которого формируются три импульса, поступающие на вход УДЧ 6,2 коэффициент деления которого равен Б =3. На выходе УДЧ 6 форми1руется импульс, который сбрасывает блок 4 в исходное состояние и увеличивает число в счетчике 8 до значения "3".Таким образом, в предлагаемом устройстве импульсы распределяются на группы. Каждая группа отделена от другой группы импульсов, формирующимся на выходе элемента ИЛИ 7. Распределение поступающих на вход 1 импульсов на...

Номер патента: 883900

Опубликовано: 23.11.1981

Авторы: Мельник, Черкасский

МПК: G06F 7/556

Метки: потенцирования

...разрядами20аргумента, Х 2 - число, образованноемяадшйми разрядами аргумента.тог У 2 Х 2 Х 1221, 2 ХДиапазон изменения числа Х 1 производится к диапазону изменения чис- Я 5ла Х 2 путем преобразованияХ 1 = Х 1.2Тогда У = (2 )2х 1 1 м 1В последнем выражении числа Х 1 и 3) Х 2 находятся в том же диапазоне, поэтому рпя вычисления выражений2 и 2"- достаточно одного блокапамяти. 6Устройство работает следующим образом.Значение аргумента Х находится в регистре 1. В первом такте работы устройства сигнал, поступивший по управляющему входу 9, пропускает на 4 вход блока 2, хранящего таблицу преобразований 2.- 2 значение Х 1,С выхода блока 2 значение поступает в буферный регистр б, Во втором такте содержимое буферного регистра б поступает через...

Номер патента: 883901

Опубликовано: 23.11.1981

Авторы: Ланских, Прянишников, Сумин

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, чисел

...генератора.На чертеже приведена структурнаясхема генератора псевдослучайных чисел,Генератор содержит генератор 1тактовых импульсов, выход которого 15подключен к тактовому входу и разрядного регистра два сдвига. Вйхоцпоследнего и одного или несколькихпромежуточных. разрядов регистра 2сдвига соединен со входами сумматора Щ3 по модулю два, выход которого подключен к информационному входу первого разряда регистра 2 сдвига.Инверсные выходы всех разрядоврегистра 2 сдвига, кроме последнего,соединены со входами логического элемента И 4, выход которого соединенс одним из выходов сумматоров 3 по,модулю два. Выходы всех разрядов регистра 2 сдвига и первых иразрядов щ - разрядного двоичного счетчика 5 (щ и л числа взаимно простые ).подключены ко...

Номер патента: 883902

Опубликовано: 23.11.1981

Автор: Короник

МПК: G06F 7/68

Метки: деления, сигналов, частотно-импульсных

...на вход счетчика 7, а импульсычастоты делителя Г со входа б через ключ 2 - на вход счетчика. Если20 производится подсчет чиода импульсов за время, равное 10 периодовчастоты й, (в предположении, чтооснование используемой системю счисления а10), то результат вычислений Их может быть записанИХ -10 а, )Когда величины входных частот изменяются в широком диапазоне, привыборе полной емкости счетчика 8(величины д + Ь ) приходится сталкиваться с противоречивыми.требованиями для нижней границы диапазона,из условий обеспечения заданного,. быстродействия выполнения операции,полную емкость счетчика 8 следуетделать небольшой, а для верхней границы диапазона, нз условия обеспечения заданной точности вычислений,большой. Возникает необходимость...

Номер патента: 883903

Опубликовано: 23.11.1981

Авторы: Гварамия, Себуа, Хацкевич, Чачанашвили

МПК: G06F 7/72

Метки: классах, остаточных, представленных, системе, суммирования, счисления, чисел

...подключены к выходам суммирующей матрицы, вторые входы соединены с выходами первого и второго регистров и входами значения соответствующего модуля устройства соответственно, авыходы подключены ко входам элемента ИЛИ, выход которого подключен куправляющим входам элементов И первойи второй групп, вторые входы которыхсоединены со входами соответствующейконстанты устройства и с выходамисуммирующей матрицы соответственно,выходы элементов И первой и второйгрупп соединены со вторыми входамиэлементов ИЛИ соответствующих групп.На фиг.1 показана блок-схема уст"ройства для суммирования; на фиг.2схема суммирующего блока для одногооснования,Устройство содержит п разрядов 1(блоков сложения по модулям Р РРР), каждый из которых состоит из элементов И 2...

Номер патента: 883904

Опубликовано: 23.11.1981

Авторы: Аблязов, Авдюхин, Грицук, Колосов, Королев, Кулешов, Купреев, Фельдман

МПК: G06F 9/36

Метки: команд, последовательностью

...разряд кода операции имеет значение ф 1". Это значениев течение времени выполнения команды присутствует на одном выходе дешифратора 19.В заключительной фазе выполнениякоманды производится считывание адреса перехода из блока 1 с одновременным возбуждением управляющеговыхода 8. Это приводит к отпираниюпо управляющим входам блоков элементов И 7 и 10. Часть разрядов адресаперехода записываются в регистр 5непосредственно с выходов блока элементов И 7, а остальные разряды,значение которых может быть модифицировано, поступают на входы регистра 5 с выходов блока элементов И 10через группу элементов ИЛИ 11. Одновременно с возбуждением выхода 8возбуждается управляющий выход 13блок оперативной памяти, перваяЪ группа входов которого...

Номер патента: 883905

Опубликовано: 23.11.1981

Авторы: Бойкевич, Захаров

МПК: G06F 11/14, G06F 13/18, G06F 9/50 ...

Метки: обращения, общей, памяти, приоритетного, процессоров

...выбранному блоком 2. Все выходные сигналыблока 2 синхронизируются сигналом,поступающим в блок по шине 9 синхронизации. Процессор, получив сигналответа, подключается к магистрали,а также снимает свой запрос и послеэтого продолжает дальнейшее выполнение команды. Не получив сигнал ответа, что может произойти при неограниченно длительном состоянии занятости запрашиваемого модуля,процессор переходит в состояние зависания.Блок 4 передает полученный по шине 5 единичный сигнал занятостив инверсном виде на шину б. Крометого, блок 4 осуществляет сравнениедлительности сигнала,занятости сэталонным временем, которое задается расстоянием между двумя меткамивремени, поступающими в узел пошинам 12 и 13. Если длительность состояния занятости модуля...

Номер патента: 883906

Опубликовано: 23.11.1981

Авторы: Лобанов, Самарцев

МПК: G06F 9/50

Метки: переменного, приоритета

...блок 1 регистров. Коды приоритетов, записанные в блоке 1, расшифровываются в блоке 2 и по группамвыходов 8 блока 2 информация поступает в блок 13, в блок 3 и в блок 7.В блоке 3 происходит контроль информации и если с двух или более выхо дов групп выходов 8 поступит одинаковая информация, то блок контроля погруппе выходов 20 выдает блокирующиесигналы в блок 13 и запрос, поступающий по группе входов 9 в блок 13, обЮ рабатываться не будет, т. е. в двухили более регистрах блока 1 записаныодинаковые коды. В этом случае блок3 по выходу 10 выдает сигнал ошибкии .управляющая ЭВМ производит перезаг 2 рузки блока 1.Если блок 3 не зафиксировалошибочной ситуации, то запрос,поступивший по группе входов9 в блок 3, проходит на выход этогорЦ блока и...

Номер патента: 883907

Опубликовано: 23.11.1981

Авторы: Материкин, Савкив, Стрижиготский

МПК: G06F 9/50

Метки: приоритета

...ИЛИ и через. (1-1)-ый элемент НЕ со вторым входом (1-1)-го элемента ИЛИ в , птый вход группы входов устройства соединен через (и)-ый элемент НЕ со вторым входом (и)-го элемента ИЛИ-НЕ.На чертеже приведена структурная схема устройства.Устройство содержит и входов уст" ройства, и выходов устройства, элементы НЕ 1-4, элементы ИЛИ 5-7, элементы ИЛИ-НЕ 8 11.Устройство работает следующим образом.При отсутствии заявок на выходах устройства отрабатываются сигналы О 1. При поступлении заявки с наивысшим приоритетом (на первом входе сигнал .11.) на первом выходе устройства появляется сигнал ф 1 фф, а на всех остальных выходах независимо883907 Формула изобретения ыйП 5-ии 2- оК - ЫО р ЯЮ тор Н. Рогул дряш оставитель ехред А.Сав Корректор С. Шек...

Номер патента: 883908

Опубликовано: 23.11.1981

Авторы: Барсуков, Мурин, Назаров

МПК: G06F 9/48, G06F 9/50

Метки: многоканальное, прерываний, приоритетных

...счетчиков 4 и,готовностью устройства к приему запросов (цепи установки устройства в исходное состояниене показаны).Запросы, поступающие на входы 11каналов 1, разбиты по уровням приоритета таким образом, что входы 11первого канала соответствуют запросам высшего приоритета, входы 11последнего канала - запросам низшего приоритета.Запросы на обслуживание поступаютпо входам 11 каналов 1 на соответствующие блоки 2 очередности, где заносятся в очередь на обслуживаниев порядке их поступления. Если водном из каналов, например в первом,очередь заполняется, т.е. поступивший очередной запрос записан напоследнее место ( в последнюю ячейку)буферной памяти блока очередности,то на выходе 27 блока 2 этого канала появляется сигнал. Он...

Номер патента: 883909

Опубликовано: 23.11.1981

Авторы: Андрущенко, Барбаш, Тимонькин, Ткаченко, Фомин, Харченко

МПК: G06F 11/25

Метки: вычислительной, диагностики, испытаний, электронной

...выходом устройства, и последовательно соединенные блок выбора адреса, второй регистр, первый блок памяти, третий регистр и дешифратор, выход которого является вторым выходом устройства, введены формирователь адреса, второй блок памяти и элемент И, входы которого подключены к выходам счетчика, первый вход которого соединен с третьим входом устройства и управляющим входом первого блока памяти, а второй вход - со вторьвинформационным выходом первого регистра, вход которого через второйблок памяти подключен к выходу формирователя адреса, первый вход которо-го соединен с первым входом устройства, второй вход - со вторым адреснымвыходом первого регистра, третийвход - с выходом элемента И, четвертый вход - со вторым входом устройства, а...

Номер патента: 883910

Опубликовано: 23.11.1981

Авторы: Адамов, Мельников, Плотников

МПК: G06F 11/10

Метки: кода, параллельного, четность

...разрядов регистра, начиная с младшего. После снятия информации соответствующий разряд регистраобнуляется и осуществляется подготовка следующего элемента И группы для снятия информации со следующего более старшего разряда регистра.Элемент И-НЕ предназначен, для Формирования разрешающего сигнала на вход элемента И, который обеспечивает прохождение импульсов тактовой частоты на входы всех элементов И группы. При обнулении регистра выдается сигнал о запрещении прохождения импульсов тактовой частоты и готовности регистра к принятию для контроля следующего кода.Элемент ИЛИ предназначен для приема информации о единичных значениях разрядов и их подсчета на триг- гере со счетным входом.На чертеже изображена функциональная схема...

Номер патента: 883911

Опубликовано: 23.11.1981

Авторы: Голубцов, Рябуха

МПК: G06F 11/26

Метки: автомата, микропрограммного

...23 - вторыми выходами формирователя, подключенными к информационным входам счетчиков 14 и 13, соответственно ( Фиг. 3).Во втором случае (Фиг. 4) для преобразователя двоичных кьдов в оди ночные сигналы применяются дополнительно дешифратор 25, выходы которого подключены ко входам шифраторов.26 и 27.Входы "Начало работы" 1, входных воздействий 2 и ответных реакций 3 соединены со входами первого элемента ИЛИ 5, выход которого соединен .со входом первого элемента задержки б, выход которого соединен со входом элемент 7 задержки, выход элемента ИЛИ 5 и вход "Конец работы" 4 соединены со входаьщ второго элемента ИЛИ 8, выход второго элемента ИЛИ 8 и второго элемента задержки 7 соединены с нулевым и единичным входами триггера 10...

Номер патента: 883912

Опубликовано: 23.11.1981

Авторы: Иванец, Кувшинов, Мокров

МПК: G06F 11/26

Метки: неисправностей, обнаружения

...(тест), Параллельные коды реакций с выходов контролируемого блока поступают на информационные входы и-разрядного сдвигающего регистра 3, который п.еобразовывает параллельные коды реакций в последовательные коды. Эапись параллельных кодов реакций в и-разрядный сдвигающий регистр 3 производится импульсами с выхода элемента НЕ 4, вход которого соединен с выходом генератора 5 синхроимпульсов. Элемент НЕ 4 необходим для того, чтобы запись параллельных кодов реакций в регистр 3 не производилась в моменты смены кодов реакций на выходах объекта контроля.После того, как произведена запись параллельного кода реакций в и-разрядный сдвигающий регистр 3, генератор б серии и-импульсов, управляемый импульсами синхронизации, выдает серию и...