Устройство управления последовательностью команд

ОП ИСАНИЕЗ 9 О 4К АВТОРСКОМУ СВ ЕТЕЛЬСТВУ Союз Советскнк Социалистических Республик(51)М. Кл. С 06 Е 9/36 с присоединением заявки Йо Государственный коиятет СССР яо аман язобретеняй и открытий(54) УСТРОЙСТВО УПРАВЛЕНИЯ ПОСЛЕДОВАТЕЛЬНОСТЬЮ КОМАНД1Изобретение относится к вычисли-тельной технике, в частности к орга-. низации условных переходов, и может быть использовано в цифровых вычислительных и управляющих машинах.Известно устройство, в котором при выполнении условного перехода адрес следующей команды Формируется в зависимости от значений фиксиро-, ванных разрядов числа, записанного.0в специальный регистр-аккумулятор 1 .Недостатком этого устройства является повышенная сложность блока управления. 15Наиболее близким к предлагаемому изобретению по технической сущности является устройство, содержащее блок оперативной памяти, регистр адреса, арифметико-логический блок (АЛБ) и микропрограммный автомат(МПА) Г 21Однако необходимость записи модификатора в оперативную память и использование для модификации АЛБ сни жают быстродействие устройства и усложняют МПА.Цель изобретения - повышение быстродействия, а также упрощение устройства. 30 Поставленная цель достигается тем, что в устройство управления последовательностью команд, содержащее блок оперативной памяти, первая группа входов которого соедине- на с группой. информационных выходов АЛБ, группа. входов кода операции которого соединена с группой выходоВ ксда операции блока оперативной памяти и группой входов кода операции МПА, группа выходов модифицированного адреса блока оперативной памяти соединена с группой входов модифицированного адреса АЛБ, группа адресных входов которого соединена с группой адресных выходов блока оперативной памяти и с группой входов блока элементов И, вход и группа выхсщов которого соединены соответственно с первым управляющим выходом МПА и с группой адресных входов регистра адреса группа разрядных выходов которого соединена со второй группой входов блока оперативной памяти, группа выходов МПА соединена с группой управляющих входов АЛБ, введен блок модификации, причем группа контрольных входов и группа входов модифицированного адреса блока модификации соединена соответст 883904зенно с группой контрольных выходовАЛБ и с группойвцхоцов модифицированного адреса блока оперативнойпамяти, первый и второй управляющиевходы блока модификации соединенысоответственно с первым и вторымуправляющими выходами МПА, группавыходов блока модификации соединенас группой контрольных входов регистра адреса.Кроме того, блок модификации со,держит два блока элементов И и . груп-пу элементов ИЛИ, причем группы входов первого и второго блоков элементов И соединены соответственно с группами контрольных. входов и входовмодифицированйого адреса блока, входы первого и второго блоков элементов И соединены соответственно совторым и первым управляющими входами блока, первые входы элементов ИЛИгруппы соединены с соответствующими Щвыходами первого блока элементов И,вторые входы элементов ИЛИ группы соединены с соответствующими выходамивторого блока элементов И, выходыэлементов ИЛИ группы соединены с 25группой выходов блока.Кроме того, МПА содержит два, блока элементов И, регистр кода операции, блок памяти микрокоманд, регистрмикрокоманды, группу дешифраторовмикрооперации и дешифратор, причемгруппа входов первого блока элементов И соединена с группой входов кода операции автомата, группа выходов,и вход первого блока элементов Исоединены соответственно с группойвходов регистра кода операции и спервым выходом второго блока элементов И, группа разрядных выходов регистра кода операции соединена с первой группой входов блока памяти микрокоманд, вторая группа входов которого соединена с первой группой разрядных выходов регистра микрокомандц,группы входов дешифраторов микроопераций группы соединены с соответствующими группами разрядных выходоврегистра микрокоманды, группа. входоввторого блока элементов И соединенас группами выходов дешифраторов микроопераций группы выход признакамодификации регистра кода операциисоединен с первым входом дешифратора, второй вход и выход которогосоединены соответственно со вторымвыходом второго блока элементов Ии с вторым управляющим выходом автомата, выход блока памяти микрокоманд соединен со входом регистрамикрокоманд, все выходы второго блока элементов И, кроме второго,соединены с группой выходов автома- Щта, второй выход второго блока элементов И является первым управляющим выходом автомата.На фиг. 1 представлена блок -схемаустройства для,случая принудительной 5 адресации; на фиг. 2 - блок-схемаМПА.Устройство содержит блок 1 оперативной памяти, МПА 2, АЛБ 3, блок4 модификации и регистр 5 адреса,группу входов б кода операции МПА 2,блок элементов И 7, первый управляющий выход 8 МПА 2.Блок 4 модификации содержит первый и второй блоки элементов И 9 и19, группу элементов ИЛИ 11, группуконтрольных входов 12 и второй управляющий,выход 13.МПА содержит регистр 14 кодаоперации, блок 15 памяти микрокоманд, регистр 16 микрокоманды,группу дешифраторов 17 микрооперации,второй блок элементов И 18, дешифратор 19, первый блок элементов И 20.Устройство работает следующимобразом,Работа устройства при выполнениикоманды происходит в течение трехФаз: выборка команды, ее выполнениеи Формирование адреса следующей команды. При этом во время выполнениякоманды адрес перехода хранится вблоке 1, куда он заносится во времяпервой Фазы выполнения команды.При считывании команды из блока 1 код операции по входам б поступает в МПА 2, где через открытыйв этомтакте блок элементов И 20записывается на регистр 14. В дальнейшем МПА реализует управление выполнением данной операции, обеспечивая выдачу управляющих сигналовна свои выходнне шины. Код операцииинтерпретируется, как адрес первоймикрокоманды микропрограммы. Подуправлением МПА в АЛБ 3 из блока 1передаются операнды, где они подвергаются логической обработке. Результат выполнения команды появляетсяна выходных шинах АЛБ 3. Если дальнейшее выполнение программы зависитот результата выполнения данной команды, признаковый разряд кода операции имеет значение ф 1". Это значениев течение времени выполнения команды присутствует на одном выходе дешифратора 19.В заключительной фазе выполнениякоманды производится считывание адреса перехода из блока 1 с одновременным возбуждением управляющеговыхода 8. Это приводит к отпираниюпо управляющим входам блоков элементов И 7 и 10. Часть разрядов адресаперехода записываются в регистр 5непосредственно с выходов блока элементов И 7, а остальные разряды,значение которых может быть модифицировано, поступают на входы регистра 5 с выходов блока элементов И 10через группу элементов ИЛИ 11. Одновременно с возбуждением выхода 8возбуждается управляющий выход 13блок оперативной памяти, перваяЪ группа входов которого соединена с группой информационнйх выходов арифметико-логнческого блока, группа входов кода операции которого соединена с группой выходов кода операции. блока оперативной памяти и группой входов кода операции микропрограммного автомата, группа выходов модифицированного адреса блока оперативной памяти соединена с группой входов модифицированного адреса арифметикологического блока, группа адресных входов которого соединена с группой адресных выходов блокаоперативной памяти и с группой входов блока элементов И, вход и группа выходов которого соединены соответственно с:первым управляющим выходом микропрограммного автомата и с группой адресных входов регистра адреса, группа разрядных выходов которого соединена совторой группой входов блока оперативной памяти, группа выходов микропрограммного автомата соединена с группой. управляющих входов арифметико-логического блока, о т л и ч а ю щ ее с я тем, что, с целью повышениябыстродействия и упрощения устройства, оно содержит блок модификации,причем группа контрольных входов и группа входов модифицированного адреса блока модификации соединена соответственно с группой контрольных вы ходов арифметико-логического блокаи с группой выходов модифицированного адреса блока оперативной памяти, первый и второй управляющие входы блока модификации соединены соответственно с первым и вторым управляющими выходами микропрограммного автомата,группа выходов блока модификации соединена с группой контрольных входов регистра адреса,2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок моди фикации содержит.два блока элементов И и группу элементов ИЛИ, причем группы входов первого и второго блоков элементов И соединены соответственнос группами контрольных входов и входов модифицированного адреса блока, входы первого и второго блоков элементов И соединены соответственно со вторым и первым управляющими входаьо блока, первые входы элементов ИЛИ группы соединены с соответствующими выходами первого блока элементов И, вторые входы эле". ментов ИЛИ группы соединены с соответствующими выходами второго блока элементов И, выходы элементов ИЛИ группы соединены с группой выходов блока.3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что микропрограммный автомат содернит два блока элементов И, регистр кода операции, блок памяти микрокоманд, регистр формула изобретения 1. Устройство управления последовательностью команд, содержащее 65 налом по выходу 13 открывается по управляющим входам блок элементов И 9. Контрольные разряды, выполняющие роль модификаторов, с выходов АЛБ 3 поступают на группу входов 12 открытого в данный момент блока элементов И 9 и далее с выходов последнего через группу элементов ИЛИ 11 на входы регистра 5. Вследствие это 1 го содержимое каждого из разрядов втоРой группы разрядов регистра 5 равно поразрядной логической сумме контрольных разрядов результата и соответствунюаих разрядов адреса перехода.Таким образом, появляется возможность организации условных переходов без введения специальной команды, причем на модификацию адреса перехода не затрачивается время кроме задержки на элементах ИЛИ). В качестве контрольных могут слу О жить любые разряды, в частности знаковый и младший.Связь между выходами АЛБ и адресными входами блока оперативной памяти через блок модификации, содер жащий элементы, выполняющие поразрядную дизъюнкцию, позволяет модифицировать адрес. перехода контрольными разрядами результата. За счет этого появляется возможность организации З 0 условного перехода по результату выполнения любой команды без затрат времени, Таким образом повышается быстродействие устройства. Применение для реализации регистра адреса магнитных элементов с ППГ (например, магнитных переключателей или магнитно-полупроводниковых формирователей тока) позволяет выполнять операцию дизъюнкции разрядов адреса и контрольных разрядов непосредственно на эле ментах регистра адреса, что предельно упрощает блок модификации. Отсутствие специальной команды условного перехода позволяет упростить МПА за .счет исключения соответствующих мик ропрограмм и сэкономить оперативную . память.Таким образом, возможно выполнение условного перехода в любой команде, результат которой находится в АЛБ. 50 Для этого в коде операции задается признак условного перехода, который выявляется ИПА.Предлагаемое устройство используют в цифровых управляющих и вычисли тельных машинах с принудительной адресацчей команд, когда последняя содержит адрес перехода и в системе команд отсутствует команда безусловного перехода.60мнкрокоманды группу дешифраторовмикроопераций и дешифратор, причемгруппа входов первого блока элементов И соединена с группой входовкода операции автомата, группа выходов н вход первого блока элементовИ соединены соответственно с группойвходов регистра кода операции и С пер.вым выходом второго блока элементовИ, группа разрядных выходов регистракода операции соединена с первойгруппой входов блока памяти микрокоманд, вторая группа входов которогосоединена с первой группой разрядныхвыходов регистра микрокоманды, груп"пы входов дешифраторов микрооперацийгруппы соединены с соответствующимигруппами разрядных выходов регистрамикрокоманды, группа входов второгоблока элементов И соединена с группами выходов дешифраторов .микроопераций группы, выход признака модификации регистра кода операции соединен с первым входом дешифратора,второй вход и выход которого соединены соответственно со вторым выходом второго блока элементов И и свторым управляющим выходом автомата;выход блока памяти микрокоманд соединен со входом регистра микрокоманд,все выходы второго блока элементов И,кроме второго, соединены с группойвыходов автомата, второй выход второго блока элементов И является первым управляющим выходом автомата.Источники информации,принятые во внимание при экспертизе1. Патент ВеликобританииР 1269321, кл. 6 4 й, 1976.2. Авторское свидетельство СССРВ 542995, кл, С 06 Г 9/00, 1976Патентф, г. Ужгород, ул, Проектная, 4 Заказ 10233/74. Тираж 748 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, Раущс