Логический анализатор

(23) П риорнтет -Опубликовано 23. 11. 81, Бюллетень Рй 43 по делан изобретений и открытийДата опубликования описания 23.1 1.81 Р.Ш.Асанов, В.Н.Токарев, Д.И.Исми А.С.Мандрак Н ДолговФ 3 Ф,:;р(71) Заявитель 54) ЛОГИЧЕСКИЙ АНАЛИЗАТОР период следования синхроимпульсов;количество световых ячеек (светодиодов) Изобретение относится к автомати ке и вычислительной технике и может быть использовано при исследовании цифровых приборов.Известно устройство отображения цифровой информации при помощи регистра, синхронизируемого осциллографом, которое содержит регистры, стробируемую регулируемую линию задержки, элементы И, отображение инф мации осуществляется на светодиодах или аналогичных дискретных индикаторах 1 .Наиболее близким по техническо сущности к предлагаемому изобре 15 тению является устройство, содержащее последовательно-параллельный регистр, выходной регистр, индикатор на светодиодах, схему задержки,элемент И,элемент НЕ.Задержка запускающегоимпульса производится при помощи стробируемой задержанной развертки осциллографа, Информация на экране осциллографа не отображаетсяПоследний просто обеспечивает индикацию времени и, в том числе, обозначает начало последовательного слова, отображаемого на светодиодах.Когда закончится временной интервал,определяемый задержкой,. стробируемыйзадержанный выход осциллографа разрешает синхроимпульсу проверяемогоприбора произвести сдвиг последовательного регистра, в результате чего, в него вводятся последовательные данные 121.Недостатком известного устройства является то, что оно. отображаетна светодиодном экране неизменяемыйстрого определенный временной интервал, равныйсу и,где Т - отображаемый временной интервал;5 и не позволяет оперативно перестраивать форматы изображения в процессе работы. Кроме того, устройство может работать только совместно с осциллографом.Цель изобретения - расширение функциональных возможностей устройства путем обеспечения оперативного изменения анализируемого временного интервала.Поставленная цель достигается тем, что в логический анализатор, содержащий информационный, регистр, выходной регистр, элементы индикации; управляемый элемент задержки,.первый элемент И, элемент НЕ, причем первый выход управляемого элемента задержки соединен с первым управляющим входом информационного регистра, второй выход - с первым входом первого элемента И, выход которого соединен со вторым управляющим входом информационного регистра, выходы которого через выходной регистр соединены с элементами индикации, а выход последнего разряда соединен со входом элемента НЕ, выход которого соединен со вторым входом первого элемента И, введены генератор тактовых импульсов, элемент ИЛИ, делитель частоты, триггер и второй элемент И, причем выход генератора тактовых импульсов соединен с первым входом элемента ИЛИ, второй вход которого соединен с синхронизирующим входом логического анализатора, а выход соединен с третьим входом управляемого элемента задержки, второй вход которого соединен с управляющим входом выходного регистра и выходом второго элемента И, первый вход которого соединен с выходом последнего разряда информационного регистра, второй вход - соединен со вторым выходом управляемого элемента задержки, третий . вход - с выходом элемента ИЛИ, выход которого соединен со входом делителя частотывыход которого соединен с третьим входом первого. элемента И и вторым входом триггера, первый вход которого соединен с информационным входом логического анализатора, а выход - с последовательным входом информационного регистра.На чертеже представлена блок-схема логического анализатора.Лнализатор содерхап генератор 1 тактовых импульсов, элемент ИГЯ 20 25 30 35 40 45 55 2, управляемый элемент 3 задержки,делитель.4 частоты , элемент НЕ 5,первый элемент И 6, триггер 7 "Прием",информационный регистр 8, второйэлемент И 9, выходной регистр О,элементы 1 индикации, информационный вход "Вход последовательныхданных" (шина 12), запускающий вход"Запускающий сигнал" (шина 13)синхронизирующий вход "Вход синхроимпульсов" (шина 14) .Приведенная схема относится к8-бит словам последовательноготипа, однако ее можно приспособитьк слову любой длины, изменив числоразрядов в регистрах.Количество разрядов информационного регистра 8-девять,а выход -ного, регистра 10 - восемь. Количестворегистров может быть более одного исоответствовать числу разрядов в исследуемой шине. Упорядоченная матрицасветодиодов более удобна для отображения двоичного числа, чем многоканальный осциллограф, а выходной регистрпозволяет исследовать однократныепроцессы.Информационный регистр 8 преобразует последовательные данные в формат,необходимый для отображения на инпикаторе,используется для счета битов,образующих последовательные слова,Выходной регистр 10 запоминает иолученное в результате преобразованияслово в параллельной форме и управляет элементами 11 индикации, которыеотображают данные. Предварительнопоследовательные данные вводятся втриггер 7 "Прием",В информационный регистр 8 предварительно введены .единица в первыйразряд и нули во все остальные, Синхроимпульсы проверяемого, прибора илитактовые импульсы генератора 1 тактовыхимпульсов (при работе от внутренней частоты устройства) производятсдвиг, информационного регистра 8, врезультате чего.в последний вводятся.последовательные данные с триггера7"Прием". После подачи надлежащегоколичества сдвиговых импульсов единица, которая предварительно введенав первый разряд .информационного регистра 8, достигает последнего. разряда, чем запрещается прохождениедальнейших сдвиговых импульсов, врезультате чего информационный регистр 8 удерживает необходимое числобит информации (в данном конкретномслучае восьми) только что собранного слова данных.Регулируемый элемент 3 задержки предназначен для задержки и стробирования запускающего сигнала (шина 11 Код задержки устанавливается на тумблерах пульта управления устройства (пульт управления на схеме не показан) .Когда закончится временной интервал, определяемый управляющим элементом 3 задержки, на первом входе элемента И 6 устанавливается разрешающий потенциал для импульсов масштабной частоты с делителя 4 частоты (1 - частота масштабная), которые производят сдвиг информационного регистра 8.Делитель 4 частоты ( формирователь масштабной частоты) определяет частоту следования сдвиговых импульсов в зависимости от кода масштаба, уста навливаемого на пульте управления устройства.Кодом масштабной частоты устанавливается цена деления индикатора, например светодиодного.Генератор 1 тактовых импульсов вырабатывает импульсы для синхронизации внешних сигналов, Устройство может работать и от внешних импульсов синхронизации (шина 14) .Устройство работает соедующим образом.Запускающий сигнал (шина 13) поступает на управляемый элемент 3 задержки, где стробируется и задерживается. Незадержанный стробированный импульс устанавливает единицу в первый разряд информационного регистра 8 и нули во все остальные. Когда закончится временной интервал, определяемый задержкой, синхронно с синхроимпульсом (импульс с генератора 1 или синхроимпульсами, поступающими по шине 14) элемента 3 задержки разрешает импульсам масштабной частоты произвести сдвиг информационного регистра 8. В результате чего в него вводятся последовательные данные, поступающие по цепи: шина 12, первый вход триггера 7 "Прием", выход триггера 7, информационный вход информационного регистра 8. После подачи надлежащего количества импульсов (в рассматриваемом случае восьми) единица, которая предварительно введена в первый разряд,достигает последнего, этим запрещается прохождение дальнейших сдви-.говых импульсов (на второй входэлемента И, 6 поступает инверти-.3 рованный сигнал с последнегоразряда информационного, регистра8), в результате чего информационный регистр 8 удерживает 8 биттолько что собранного слова.Единица в последнем разряде информационного регистра 8 на входе элемента И 9 разрешает передачу данныхиз информационного регистра 8 в выходной регистр 1 О, который служитф для управления элементами индикации( светоизлучающими диодами) .Дискретный элемент 3 задержкипозволяет задерживать просматриваемый интервал с дискретностью, зада-.20 ваеиой частотой тактовых импульсовили внешних синхроимпульсов (шина 14),просматриваемый временной интервалможно изменять за счет изменениямасштабной частоты 1 м. Код масштабафф задается с пульта управления устройства и определяет частоту масштабныхимпульсов, являющихся сдвиговыми импульсами информационного регистра 8.Предлагаемое устройство по сравЭО нению с известным позволяет отображатьинформацию информационной шины многобольших форматов, т.е., анализироватьуровни на большем временном интервале, что следовательно, расширяет егоЗу функциональные возможности.С целью обеспечения работы устройства от собственных синхронизирующихимпульсов оно дополнено генераторомтактовых импульсов,40Кроме того, выполнение управляемого элемента задержки в виде дискретной логической схемы позволяетс большой заданной точностью задавать требуемую задержку начала анализируемого интервала и упростИтьв общем устройство,Формула изобретенияЛогический анализатор, содержащийинформационный регистр, выходной регистр, элементы индикации, управляемый элемент задержки, первый элемент И, элемент НЕ, причем первый выход управляемого элемента задержки соединен с первым управляющим входом информационного регистра, второй выход -883891 Составитель А.Чекановедактор Н.Рогулич Техерд Ж.Кастелевич Техред В,Синицкая Подписч а СССР крытийнаб д. 48 каз 10232/73 Тираж БПИИПИ Государствен по делам изоб 113035, Москва, Жо коми ений и шск Филиал ППП "Пат Ужгород, ул. Ироектна с первым входом первого элемента И,выход которого соединен со вторымуправляющим входом информационногорегистра, выходы которого через выходной регистр соединены с элементаьж индикации, а выход последнего разряда соединен со входом элемента НЕ,выход которого соединен со вторымвходом первого элемента И, о т л и -ч а ю щ и й с я тем, что, с цельюрасширения функциональных возможностей путем обеспечения оперативногоизменения анализируемого временногоинтервала,в него введены генератортактовых импульсов, элемент ИЛИ, делитель частоты, триггер и второй элемент И, причем выход генератора тактовых импульсов соединен с первым вхо-дом элемента ИЛИ, второй вход которого соединен с синхронизирующим входом логического анализатора, а выходсоединен с третьим входом управляемого элемента эацержки, второй входкоторого соединен с управляющим входом выходного регистра и выходом второго элемента И, первый вход которогосоединен с выходом последнего разряда информационного регистра, второйвход - соединен со вторым выходомуправляемого элемента задержки, третий вход - с выходом элемента ИЛИ,выход которого соединен со входомделителя частоты, выход которого сое О динеи с третьим входом первого элемента И и вторым входом триггера, первый вход которого соединен с информационным входом логического анализатора, а выход - с последовательным 15 входом информационного регистра,Источники информации,принятые во внимание при экспертизеПатент США Р 4040025,кл. 6 06 Р 3/14, 1976.2. "Управляемый от осциллографарегистр для запоминания последова -тельных данных,-"Электроника", США,1976, с, 60-62 (прототип).