Микропрограммное устройство управления с контролем

А ОЮЗ СОВЕТСКИОЦИАЛИСТИЧЕСИЕСПУБЛИК БО 944 9/22; С 06 Е 11 ПИ САНИ БР 3405153/18-2402.03.8230,08,83. Бюл.Н.П.Благодарныйимонькин, С,Н,Ти А,В.Захаренко681.3(088.9)1, Авторское св350, кл. С 06 РАвторское свидявке М 2972602/(21) (22) (46) (72) Г,Н.Т теев (53) (56) 8 4672. по за 1980, С.Харченко,енко, А.П.Плахво СССР75СССР 06 Е 9/2 идетельс9/14, 1 етельств 24, кл,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ(54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок формирования адреса, регистр адреса, блок памяти микрокоманд, регистр микрокоманд,. первую, вторую и третью группы элементов И, генератор тактовых импульсов, первый, второй и третий элементы И, буферный регистр, причем группа входов кодов операции устройства и группа выходов блока формирования адреса соединены соответственно с первой и второй группами информацисйных входов регистра адреса, выходы .которого соединены с адресными входами бло ка памяти микрокоманд, выход первого элемента И соединен с управляюм входом блока памяти микрокоманд,ходы которого соединены с входами регистра микрокоманд, выходы элементов И первой группы являются группой выходов устройства выходы поля кодов проверяемого логического условия, первого и второго поля модификации адреса, поля первой и вто" рой метки регистра микрокоманд соединены соответственно с первыми входами элементов И второй и третьей групп, с первым и вторым управляю" щими входами блока формирования адреса, выход поля первой метки регист ра микрокоманд соединен с первым вхо дом второго элемента И, выход которого соединен с входом синхронизации буферного регистра, выход генератора тактовых импульсов соединен ,с первым входом первого элемента И, выходы элементов И второй группы соединены с единичными входами бу" ферного регистра и с первой группой входов блока формирования адреса, выходы элементов И третьей группы соединены с второй группой входов блока формирования адреса, группа входов логических условий соединена с третьей группой входов блока Формирования адреса и с нулевыми входами буферного регистра, выход тре-. тьего элемента И соединен с вторым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью упрощения, в него введены элементы ИЛИ, первый, второй, третийи четвертый элементы задержки, четвертый элемент И, счетчик,дешифратор, коммутатор, регистр кода проверяемого участка микрокоманды и схема сравнения, причем выходы буФерного регистра соединень с входами элемента ИЛИ, выход которого соединен с вторыми входами элементов И, первым входом третьего элемента И и через первый элемент, задержки с вторым входом третьего элемента И, выход первого элемента И через второй элемент задержки соединен со счетным входом счетчика, первым вхоПосле выполнения последней микрокоманды на нулевые входы счетчика 15 25 и регистров О и 28 поступает сигнал, При этом их содержимое становится равным нулю,При поступлении очередного кодаоперации, на группу 21 фвходов уст ройство выполняет соответствующуюмикропрограмму по описанному вышеалгоритму.Таким образом, введенные блокии их связи обеспечивают повышение 25 надежности и упрощение устройства,. 17 10389 модулю два с кодом очередной проверяемой части 5.При считывании третьей микрокоманды содержимое ее поля 7,2 сравнивается с содержимым регистра 28 схемой 29 сравнения, Далее устройство функционирует аналогично,При считывании микрокойанд, содержащих в поле 6 коды логических условий ( микрокоманды 5, 9, 12, 18, 1 о 22 на фиг. 3, оа, об ), сигналами с поля 8,1 или 8,2 элемент И 23 закрывается и при их выполнении сигнал на управляющий вход схемы 29 срав нения не поступает, При этом в регистр 28 записывается код контролируемой части 1-й микрокоманды и складывается по модулю два с его содержимым.При считывании следующей (1+1)-й микрокоманды (если она не содержит кода проверяемых логических условий) в схеме 29 сравнения по описанному выше алгоритму осуществляется сравнение содержимого поля 7.2 (1+1)-й оо 18микрокоманды Б и содержимого регист,. ра 28, Далее, устройство функциОниру" ет аналогично.Бсли содержимое счетчика 25 станет равным числу проверяемых участков в микрокоманде, то очередным импульсом, поступающим на его счетный вход, счетчик устанавливается в единичное состояние. Далее контроль осуществляется так же, как при считывании первой микрокоманды.10389дом четвертого элемента И, через третий элемент задержки с в ходом синх. ронизации регистра кода проверяемого участка, выходы поля первой и второй метки регистра микрокоманд соединены соответственно с вторым и-;третьим входами четвертого элемента И, выход которого соединен с управляющим входом схемы сравнения, выходы второго поля кода модификации адреса регистра микрокоманды и выходы регистра кода проверяемого участка микрокоманды соединены со" .ответственно с первым и вторым инфор мационными входами схемы сравнения, выход которой является управляющим выходом устройства, выходы счетчика соединены с входами дешифратора, выходы которого соединены с уп"равляющими входами коммутатора, инфор.мационные входы которого соединеныс выходами поля микроопераций,поля кода проверяемых логическихусловий и первого поля кода модифи"кации адреса регистра микрокоманд,выходы коммутатора соединены со счетными входами регистра кода проверяемых участков микрокоманды, выходэлемента И первой группы соответствующей микрооперации "Конец микропрограммы" через четвертый элементзадержки соединен с нулевыми входами регистра кода проверяемых участков микрокоманды, счетчика и регистра микрокоманд;1ФИзобретение относится к вычислительной, технике и может быть исполь-,зовано при проектировании устройствуправления ЭВМ,.Известно микропрограммное уст" 5ройство управления, содержащее блокпамяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд,узел формирования адреса, схемувыброса и элемент задержки 1., 10Недостатками этого устройства являются низкие экономичность, быстро" .действие и достоверность функционирования. Низкая экономичность устрой"ства обусловлена большой избыточностью блока памяти микрокоманд. Низкое быстродействие устройства обусловлено тем, что до окончания про"верки выполнения ждущего логического условия микропрограммное уст" 20ройство управления простаивает и очередная микрокоманда с блока памятимикрокоманд не считывается. Низкаядостоверность функционирования устройства обусловлена отсутствием кон.- 25троля правильности с читывания микрокоманд,Наиболее близким к предлагаемомупо технической сущности и достигаемому результату является програм- щмное устройство управления, содержащее узел формирования адреса, ре 1гистр адреса, блок памяти микро- команд, регистр микрокоманд, первую, вторую и третью группы элементов И, генератор тактовых импульсов, первый, второй и третий элементы И, буферный регистр, причем первая группа входов устройства соединена с первой группой входов регистра адреса, вторая группа входов которого соединена с выходами узла формирования адреса, а выходы - с адресными входами блока памяти микрокоманд, управляющий вход которого соединен с выходом первого элемента Из а выходы - с информационными входами ,регистра микрокоманд, выходы поля мик роопераций которого соединены с информационными входами первой группы элементов И,выходы поля кода проверя" емого логического условия соединены с информационными входами второй . группы элементов И, выходы первого и второго поля кода модификации адреса соединены с информационными входами третьей группы элементов И, выход поля первой метки соединен с первым входом второго элемента И и первым входом узла формирования адреса, выход. поля второй метки соединен с вторым входом узла фрмирования адреса, первая группа входов которого соединена с второй группой вхо03894 4 3 1дов устройства и б-входами буферно"го регистра вторая группа входовс выходами третьей группы элементов И, а третья группа входов - свыходами второй группы элементов Ии Б-входами буферного регистра,вход синхронизации которого соединен с выходом второго элемента И,выходы первой группы элементов Исоединены с группой выходов устройства, выход генератора тактовыхимпульсов соединан с первым входом первого элемента И, второйвход которого соединен с выходомтретьего элемента И2Недостатками известного устройства являются низкая надежность иаппаратурная избыточность. Аппаратурная избыточность обусловлена тем,что для придания устройству возможности реализации микропрограмм, содержащих микрокоманды со ждущими ло"гическими условиями, функциональная схема устройства содержит дваэлемента памяти, Кроме того, для определения момента выполнения ждущихлогических условий используется схема формирования сигнала конца ожидания, имеющав сложную внутреннюю структуру,Низкая надежность устройства обусловлена отсутствием контроля правильности считывания микрокомандмикропрограммным устройством управления и правильности перехода кданной микрокоманде от предыдущей.Укаэанные недостатки ограничиваютобласть применения устройства-прото"типа и его функциональные возможностиЦель изобретения - повыщение надежности микропрограммного устройства управления с контролем и егоупрощение,Поставленная цель достигается тем,что в микропрограммное устройствоуправления с контролем, содержащееблок формирования адреса, регистрадреса, блок памяти микрокоманд,регистр микрокоманд, первую, вторуюи третью группы элементов И, гене"ратор тактовых импульсов, первый,второй и третий элементы И, буферный регистр, причем группа входовкодов операции устройства и группа выходов блока формирования адреса соединены соответственно с первойи второй группами информационныхвходов регистра адреса, выходы которого соединены с адресными входа-ми блока памяти микрокоманд, выходпервого элемента И соединен с уп"равляющим входом блока памяти микрокоманд, выходы которого соединеныс входами регистра микрокоманд,выходы элементов И первой группыявляются группой выходов устройства,выходы поля кодов проверяемого логического условия, первого и второго поля модификации адреса, поля первой и второй метки регистра микрокоманд .соединены соответственно спервыми входами элементов И второй,,и тРФуей групп, с первым и вторымуправляющими входами блока форми-;рования адреса, выход поля первойметки регистра микрокоманд соединен с первым входом второго элемента И, выход которого соединен с вхо 4дом синхронизации буферного регист"ра, выход генератора тактовых импульсов соединен с первым входомпервого элемента И, выходы элементов И второй группы соединены с единичными входами буферного регистраи с первой группой входов блока формирования адреса, выходы элементовИ третьей группы соединены с второйгруппой входов блока формированияадреса, группа входов логическихусловий соединена с третьей группой входов блока формирования адреса и с нулевыми входами буферногорегистра, выход третьего элементаИ соединен с вторым входом первогоэлемента И, введены элемент ИЛИ,первый, второй, третий и четвертыйэлементы задержки, четвертый элемент И, счетчик, дещифратор, коммутатор, регистр кода проверяемо"го участка микрокоманды и схема усравнения, причем выходы буферного. регистра соединены с входами элемента ИЛИ, выход которого соединен свторыми входами элементов И первой,второй и третьей групп, с вторымвходом второго элемента И, с первым входом третьего элемента И и через первый элемент задержки с вторымвходом третьего элемента И, выходпервого элемента. И через второй элемент задержки соединен со счетнымвходом счетчика, первым входом четвертого элемента И и через третий 55 элемент задержки с входом синхронизации регистра кода проверяемого уча"стка, выходы поля первой и второйметки регистра микрокоманд соединены1038944, соответственно с вторым и третьимвходами четвертого элемента И, выходкоторого соединен с управляющим входом схемы сравнения, выходы второгополя кода модификации адреса регистра микрокоманд и выходы регистра ко"да проверяемого участка микрокоманды соединены соответственно с первыми вторым информационными входамисхемы сравнения, выход которой является управляющим выходом устройства,выходы счетчика соединены с входамидешифратора, выходы которого соеди"иены с управляющими входами коммутатора, информационные входы которого 15соединены с выходами поля микроопераций, поля кода проверяемых логических условий и первого поля кода мо". дификации адреса регистра микрокоманд, выходы коммутатора соединены 20со счетными входами регистра кодапроверяемых участков микрокоманды,выход элемента И первой группы сост.ветствующей микрооперации "Конецмикропрограммы" через четвертый элемент задержки соединен с,нулевымивходами регистра кода проверяемыхучастков микрокоманды, счетчика ирегистра микрокоманд,Сущность изобретения состоит в, 30уменьшении аппаратурной избыточностимикропрограммного устройства управления путем упрощения его структурыпри сохранении реализуемых им функций, а также в повышении надежностиего функционирования путем проверки35правильности выполнения устройствомфункций переходов и выходов в процессе работы,Благодаря использованию того,МВ40что второе поле кода модификацииадреса занято полезной информациейтолько в точках ветвления микропрограммы и свободно при выполнении остальных микрокоманд, т,е. на линейных участках микропрограммы, в пред 45,лагаемом устройстве осуществляетсяконтроль правильности выполнения функций переходов и выходов. При этомконтролируемый участок 1-й микрокоманды 5; запоминается в регистрекода проверяемого участка микрокоманды на один такт. Во втором полемодификации адреса 1+1) -й микрокоманды записан код 5 , который равенкоду 5;, При считывании (1+1) -й55микрокоманды в схеме сравнения производится сРавнение кодов 5 и 5 .Если мйкропрограммное устройство уп-,равления функционирует правильно,то 5;=5;Если микропрограммноеустройство управления искажает функ-цию переходов или функцию выходов,то схемой сравнения эти факты будутобнаружены.Введение элемента ИЛИ и обусловленных им связей позволяет формировать сигнал при нахождении в буферном регистре ненулевой информации.Введение первого элемента задержкии обусловленных им связей позволяет осуществить задержку сигнала свыхода элемента ИЛИ на время, необ"ходимое для подачи на управляющийвход блока памяти микрокоманд устройства одного тактового импульса.Соединение выхода элемента ИЛИс управляющими входами элементов Ипервой, второй и третьей групп и вторым входом второго элемента И позво-,ляет управлять передачей информациис выходов регистра микрокоманд наостальные элементы устройства. Соединение выхода элемента ИЛИ с входом первого элемента задержки ивходом третьего элемента И позволяет управлять выдачей тактовых импульсов через первый элемент И и на управляющий вход блока памяти микрокоманд,Введение второго элемента задержки позволяет задерживать тактовый импульс на время считывания микрокоманды из блока памяти и записиее в регистр микрокоманд, Введениетретьего элемента задержки позволяет формировать сигнал на выходепосле исчезновения сигнала на выходе второго элемента задержки. Введение счетчика позволяет формироватькод номера проверяемого участкасчитанной микрокоманды. Введение дешифратора и обусловленных им связей позволяет формировать по содержимому счетчика двоичный позиционный код номера проверяемого участкасчитанной микрокоманды и выдачиего на управляющие входы коммутатора,Введение коммутатора и обусловленныхим связей позволяет в соответствиис кодом на управляющих входах передавать информацию с проверяемогоучастка считанной микрокоманды навходы регистра кода проверяемого участка микрокоманды. Введение регистракода проверяемого участка микрокоманды позволяет хранить код проверяемого участка микрокоманды. Вве;30 7 10389дение схемы сравнения позволяет осуществлять сравнение кодов, поступающих на первую и вторую группу еевходов, и выдавать при их несравнении выходной сигнал на первый выходустройства, Введение четвертого элемента задержки и обусловленных имсвязей позволяет формировать сигналобнуления регистра микрокоманд, счетчика и регистра кода проверяемого 10участка микрокоманды после выполнения микропрограммы.На фиг. 1 представлена функциональная схема микропрограммного устройства управления с контролем; на фиг.2 15функциональная схема блока формирования адреса; на фиг, 3 - пример микррпрограммы, реализуемой устройством; на фиг. 4 - примеры заполненияполезной информацией микрокоманды 20(а) и органиэации контроля правильности выполнения микропрограммнымустройством управления функций переходов и выходов (б),Устройство содержит (фиг, 1) блок 25формирования адреса, регистр 2 адреса, блок 3 памяти микрокоманд,регистр 4 микрокоманд .с полем 5 микроопераций, полем 6 логических условий, первым полем 7.1 кода модификации адреса, вторым полем 7.2 кода модификации адреса, полем 8,1первой метки, полем 8,2 второй метки, первую группу 9 элементов И,вторую группу 1 О элементов И, третью группу 11 элементов И, второйэлемент И 1.2, буферный регистр 13,элемент ИЛИ 14, четвертый элемент15 задержки, гежератор 16 тактовыхимпульсов, первый элемент И 17,первый элемент 18 задержки, третииэлемент И 19, группу 20 выходовмикроопераций, первую группу 2 1 входов, вторую группу 22 входов, четвертый элемент И 23, третий элемент24 задержки, счетчик 25, дешифратор26, коммутатор 27, регистр 28 кодапроверяемого участка микрокоманды,схему 29 сравнения, первый выход 30устройства, а также второй элемент 3задержки,50На фиг. 2 обозначены входы первойгруппы 32 входов, первый 33 и второй 34 входы блока, 1 формированияадреса, дешифратор 35, дешифратор 36,группа 37 элементов ИЛИ, группа 38 55выходов блока формирования адреса,элемент ИЛИ 39, входы второй группы 40 входов, первая группа 41 эле 44 8Ментов И, входы третьей группы 42входов и вторая группа 43 элементов И.На фиг, 3 обозначены содержимое поля 8,2 второй метки, поля 8,1 первой метки, второго поля 7.2 кода модификации адреса, первого поля 7.1 кода модификации адреса поля,6 логическихх условий и поля 5 микроопераций считываемой микрокоманды соответственно, где А - код адреса (1+1)-й микрокоманды, А; - базовый адрес очередной микрокоманды, выполняемой после 1"й микрокоманды вет 4 вления при проверке ждущего. логичеся.кого условия, Р, - базовый адрес очередной микрскоманды, выполняемой после 1-й микрокоманды . ветвления при проверке неждущего логичес" кого условия, 1. -1. - коды микроопег 2раций, формируемые при считывании микрокоманд, х , х 2 - проверяемые логические (ждущие и неждущие) условия.1-1На фиг. 4 5 обозначает контрольный код, записанный во втором поле 7,2 кода модификации адреса и используемый для проверки функций пере" ходов и функции выходов при считывании после (1-1)-й микрокоманды 1-й микрокоманды 5; - проверяемый уча" сток 1;й микрокоманды при считывании (1+1)-й микрокоманды.Блок 1 формирования адреса предназначен для формирования адреса очередной микрокоманды в соответствии с содержимым поля 6 логического условия, полей 7, 1 и 7,2 кода модифи" куции, регистра 4, сигналами логических условий, постувающими с группы 22 входов устройства и сигналами меток с первого 8,1 и второго8.2 полей меток регистра 4.Регистр 2 адреса служит для хранения адреса микрокоманды, сформированного блоком 1 формирования адреса и выданного на адресные входы блока 3 памяти. Блок 3 памяти микрокоманд предназначен для хранения и выдачи микрокоманд в регистр 4 микрокоманд в соответствии с ад" ресом, поступающим на его адресные аходы с регистра 2 при наличии тактового импульса на управляющем входе.Регистр 4 микрокоманд используется для хранения микрокоманды, считанной из блока 3 памяти, При этом в поле 5 микроопераций хранится,9код микрооперации, в поле 6 логических условий хранится код логических условий (в микрокомандах ветвления) или часть адреса очередной микрокоманды, которая формируется 5после выполнения текущей, в первомполе 7.1 кода модификации адресахранится часть кода адреса, котораясовместно с частью кода адреса,хранящегося в поле 6, составляет 10адрес очередной микрокоманды,Если микрокоманда не является микрокомандой ветвления, то адрес следующей микрокоманды определяетсянепосредственно содержимым полем 156 и 7,1 регистра микрокоманды 4. Ес"ли микрокоманда является микрокомандой проверки ждущего логического условия, то в поле 8.1 первойметки записана единица (в остальных 20случаях ее содержимое нулевое),в поле 6 - код проверяемого логического условия, в полях 7.1 и 7,2код базового адреса очередной микрокоманды. Если микрокоманда является микрокомандой ветвления (например, микрокоманда 12 на фиг.3),то в поле 6 записан код проверяемого неждущего логического условия(Х), в полях 7,1 и 7,2 - код базового адреса очередной микрокоманды,а в поле 8, 2 - еди ни чный си гнал (вмикрокомандах, не являющихся микро"командами ветвления, в этом полезаписан нуль). В поле 7,2 микрокоманд, не являющихся микрокоманда-ми ветвления и проверки ждущих логических условий, записан код 5;(Фиг. 46).Первая группа 9 элементов И пред-назначена для выдачи кода микроопераций на группу 20 выходовустройства только в том случае, если на выходе элемента ИЛИ 14 нетсигнала. Вторая группа 10 элемен 45тов И служит для выдачи кода логических условий на блок 1 формирования адреса и кода ждущего логического условия на 5-входы буферногорегистра 13 только в том случае, если на выходе элемента ИЛИ 14 нетсигналаТретья группа 11 элементов И предназначена для выдачи кодамодификации адреса с йолей 7.1 и7.2 регистра,1 микрокоманды на блок 551 Формирования адреса только в томслучае, если на выходе элементаИЛИ 14 нет сигнала. Элемент И 12 используется длявыдачи сигнала о наличии ждущегоэлемента условия в данной микрокоманде на вход синхронизации буферного регистра 13 только в том слу-чае, если на выходе элемента ИЛИ 14нет сигнала. Буферный регистр 13предназначен для хранения кодаждущих логических условий, а такжеинформацик об их выполнении ( путемстирания в соответствующих разрядах регистра 1,3, т.е. записи в них0 7. Элемент ИЛИ 14 служит для выдачи сигнала в тех случаях, когда хотя бы в одном из разрядов буферного регистра 13 записана единица.;для задержки сигнала с выхода элемента ИЛИ 14 на время, необходимое дляподачи на управляющий вход блока3 памяти одного и только одного тактового импульса. Элемент И 19 используется для выдачи сигнала, разрешающего прохождение тактовых импульсов, только в тех случаях, когдахотя бы на одном из его входов нетсигнала, Элемент И 17 предназначендля раЭрешения прохождения тактовыхимпульсов с выхода генератора 16 только в том случае, если на выходе злемента И 19 нет сигнала.Первая группа 21 входов устройстваслужит для подачи в устройство кодаоперации, Группа 20 выходов устройства предназначена для выдачи кодовмикроопераций на управляемые объекты,Вторая группа 22 входов устройствапредназначена для подачи в устройство сигналов проверяемых логическихусловий,Генератор 16 тактовых импульсовпредназначен для подачи в устройствотактовых импульсов. Элемент.И 23 используется длв Формирования сигналана управляющий вход схемы 2 Ч. соавнения. Схема 29 сравнения предназначена для сравнения кодов 5;и 5;(фиг. 4 б)при выполнении 1-й микрокоманды и при наличии сигнала на управляющем входе и выдачи сигналана выход 30 при их несравнении,Счетчик 25 предназначен для формирования коданомера проверяемогоучастка 5 и выдачи его на дешифратор 26, который при этом формируетдвоичный позиционный код номерапроверяемого участка 5 микрокоманды и выдает его на соответствующийуправляющий вход коммутатора 27,вход блока 3 памяти, разрешая тем . самым считывание микрокоманды в со" ответствии с адресом, хранящимся в регистре 2 адреса. Считанная микро- команда записывается в регистр 4 микрокоманд, Поскольку на выходе элемента ИЛИ 14 нет сигнала, код микрооперации из поля 5 микроопераций регистра 4 микрокоманд поступает через группу 9 .элементов И на группу выходов 20 устройства.Коды, записанные в полях логических условий и кода модификации, через вторую и третью группы 1 О и 11 элементов И поступают на третью и вторую группы входов блока 1 формирования адреса соответственно. Этот блок формирует адрес следующей микрокомандб и выдает его на регистр 2 адреса.Если первая микрокоманда не является микрокомандой с проверкой ждущего логического условия или мик" рокомандой ветвления, то в полях8.1 и 8,2 меток регистра 4 микрокоманд будет записан нуль. При этомсигнал на вход синхронизации буферного регистра 13 с поля 8.1 регист-ра 4 не поступает исостояние последнего не изменится, В этом слу"чае по приходу очередного тактовогоимпульса на управляющий вход блока3 памяти микрокоманд из него,в со"ответствии с адресом, записаннымв регистр 2 адреса, будет считанаследующая микрокоманда, которая по"ступит в регистр 4 микрокоманд.Этот процесс будет продолжатьсяаналогично описанному выше до техпор, пока из блока 3 памяти микрокоманд не будет считана микроко"манда с проверкой выполнения ждущих логических условий или микрокоманда ветвления,Если в считанной микрокоманде проверяются ждущие логические условия, то в поле 8.1 метки регист" ра 4 микрокоманды будет записана единица. На вход синхронизации буферного регистра 13 через элемент И 12 поступает сигнал, раэрешающий запись в буферный регистр 13кода ждущего логического условия,хранящегося в поле 6 логических условий регистра 4 микрокоманд. На вы"ходе элемента ИЛИ 14 появится сигнал, запрещающий дальнейшее прохождение сигналов через первую, вторую и третью группы 9-11 элементов И и элемент 11 1038944 . 1 2После формирования кода последнегопроверяемого участка (фиг, 4 б) очередным тактовым импульсом счетчик25 устанавливается в состояние, соответствующее коду первого проверя" . 5емого участка (фиг, 4 б), В нулевоесостояние счетчик.25 устанавливается сигналом, поступающим на егоустановочный вход после выполнениямикропрограммы.10Коммутатор 27 предназначен длявыдачи на регистр 28 кода проверяемого участка микрокоманды, в соответствии с кодом управляющих сигналов, поступающих на его управляющие 15входы. Регистр 28 собран на синхронных Т-триггерах и предназначен длясуммирования по модулю два информации из проверяемого участка микрокоманды и информации, содержащейся в нем, и выдачи ее на вторуюгруппу входов схемы 29 сравнения длясравнения с кодомзаписанным1в поле 7.2 (1+1)-й микрокоманды.Элемент 31 задержки служит для 25задержки тактового импульса с выхода элемента И 17 на время считыва"ния информации с блока 3 памяти ивыдачи его на управляющий вход элемента И 23, на элемент 24 задержки З 0и на счетный вход счетчика 25. Элемент 24 задержки предназначен длязадержки тактового импульса на времясравнения кодов 5 и 5 на схеме 29сравнения. Элемент 5 задержки исполь З 5зуется для формирования сигналана нулевые входы регистров 4 и 28и счетчика 25 после выполнения микропрограммы,ИикропрограммнОе устройство уп 40равления с контролем функционируетследующим образом,В исходном состоянии в регистр 2адреса и буферный регистр 13 записана нулевая информация. Работа микропрограммного устройства управленияначинается по приходу кода операции на входы первой группы 21 входов. В соответствии с этим кодом свыходов регистоа 2 адреса адреспервой микрокоманды поступает наадресные входы блока 3 памятимикрокоманд, Так как в буферномрегистре 13 записана исходная (нулевая) информация, то на выходе элемента ИЛИ 14 и на выходе элементаИ 19 нет сигнала, При этом тактовыйимпульс с .генератора 1 б через элемент И 17 поступает на управляющий10389 13Ц.12, Через время определяемоезадержкой сигнала элементом 18 задержки, прекратится выдача на элемвнт И 17 сигнала, разрешающего прохождение тактовых импульсов с выходагенератора 16, и на управляющий входблока 3 памяти поступит только одинтактовый импульс, непосредственноследующий за тем, по которому из блока 3 памяти микрокоманд была считана микрокоманда содержащая код проверяемого ждущего логического условия,По последнему тактовому импульсуиз блока 3 памяти микрокоманд считывается следующая микрокоманда и записе 15вается в регистр 4 микрокоманд, Поскольку на выходе элемента ИЛИ 14есть сигнал прохождения информациичерез первую, вторую и третью группы 9-11 элементов И и элемент И 12не происходит. Таким образом, следующая микрокоманда окажется записанной в регистр 4 микрокомэнд, но небудет исполняться до тех пор, покане выполнится .ждущее логическое условие,При этом сигналы логических условий с управляемых объектов поступают с группы 22 входов устройствана нулевые входы буферного регистра13. По окончанию проверки кода ждущего логического условия при еговыполнении буферный регистр 13 оказывается в исходном (нулевом) состоянии, вследствие чего прекращаетсявыдача элементом ИЛИ 14 сигнала,35запрещающего прохождение информациичерез первую, вторую и третью группы 9-11 элементов И и элемент И 12,на выходе элемента И 19 появляетсясигнал, разрешающий прохождение тактовых импульсов через элемент И 17.и следующая микрокоманда выполняется в соответствии с описанным алгоритмом,4 45Далее микропрограммное устройство управления функционирует аналогично,При считывании микрокоманды ветвления в поле 8,2 регистра 4 микрокоманд записывается. единица. Приэтом код проверяемого логическогоусловия с поля 6 логического условиячерез группу 10 элементов И поступает на третью группу входов блокаформирования адреса, Код базового ад реса очередной микрокоманды с полей7. 1 и 7 .2 через группу 11 элементовИ поступает .на вторую группу входов блока 1 формирования адреса,на первую группу входов которогопоступают сигналы логических условийс входом группы 22 входов устройства. Сигнал с поля 8.2 регистра4 также поступает на второй вход блока 1 формирования адреса. По кодупроверяемого логического условия,сигналам логическйх условий и управляющему си,гналу на втором входе блока 1 формирования адреса в последнемосуществляются модификация базового адреса очередной микрокоманды (например, А , фиг. 3) и выдача модифия12цированного адреса очередной микрокоманды на регистр 2 адреса,Рассмотрим функционирование блока1 Формирования адреса (фиг. 2).Изанализа алгоритма ра%ты микропрограммного устройства управления следует, что он должен функционироватьв трех режимах: формирование адресаочередной микрокоманды при выполнении микрокоманды, не содержащейкода поовреяемых логических условий,формирование адреса очередной микркоманды при выполнении микрокоманды, содержащей код ждущего логического условия, и формирование адресаочередной микрокоманды при выполне -нии микрокоманды ветвления,При работе блока 1 формированияадреса в первом режиме на первый33 и второй 34 входы блока 1 сигналыне поступают, При этом часть кода адреса очередной микрокоманды (содержимое поля 7.1 микрокоманды) с входа 40 через группу 41 элементов Ии соответствующие элементы ИЛИ группы 37 поступает на выходы старшихразрядов адреса очередной микрокоманды группы 38 выходов, Часть кода адреса (младшие разряды) с третьейгруппы 42 входов блока 1 через группу 43 элементов И и соответствующиеэлементы ИЛИ группы 37 поступает навыходы младших разрядов кода адресаочередной микрокоманды группы 38выходов,При работе блока 1 формирования адреса во втором режиме на вход 33блока 1 поступает единичный сигнал,При этом группы 41 и 43 элементов Изакрываются, Базовый адрес очередноймикрокоманды (содержимое полей 7,и 7,2 текущей микрокоманды) и код проверяемого ждущего логического условия.(содержимое поля.б гекущей микрокоманды) соответственно через в о038944 16 аналогично второму режиму с тоиразницей, что единичный сигнал поступает на второй вход 34 и дешифратор 35 формирует код очередной мик рокоманды по информации, поступаю-щей на первую 32, втррую 40 и третью42 группы входов блока 1,и сигналуна входе 34,10 В таблице приведены входные и выходные наборы блока 1 формированияадреса в третьем и втором режимахработы. 8.2 8. 1 7.2 71 22 38(34 33 40 42 000000 01 000001 10 000010 01 000010 01 000011 1 О 01 000110;ф "ф 001010 01 10 001101 010011 010111 10 фО 000100 01 ф 010111 е т тт е а е тетиее е иее еП р и м е ч а н и е : В столбце 8.2 (34) записано значение сиг"нала, поступающего с поля 8.2 регистра 4 микрокоманды на вход 34блока формирования. адреса, Соответствующим является содержаниестолбцов 8.1 3), 7,2 (40) 7.1 (40), 6 (42) и 22 (32), В столбце38 записаны коды адреса на выходе блока 1. Из таблицы следует, что преобразования могут быть выполнены кодовым преобразователем, состоящим из последовательно соединенных дешифратора и шифратора.Повышение надежности Функционирования предлагаемого микропрограммного устройства управления по сравнению с известными заключается в следующем.45При считывании первой микрокоманды микропрограммы (фиг, 3 4 а,4 б) в соответствии с содержимым счетчи- . ка 25 дешифратор 26 формирует управляющий сигнал на первом выходе. При этом информация с проверяемого участка первой микрокоманды (фиг, 4 б) через коммутатор 27 поступает на регистр 28,При считывании второй микрокоман ды содержимое ее поля 7.2 5 (фиг,4 б) поступает на вторую группу .входов схемы 29 сравнения, Сигнал с выхода 40 151 рую 40 и третью 42 группы входов поступают на первую группу входов дешифратора 35. По содержимому кода на первой группе 32 выходов и при наличии сигнала на входе 33 в дешифраторе 35 формируется код адреса очередной микрокоманды, Этот код поступает на шифратор 36, который формирует, код адреса очередной микрокоман . ды и выдает его через группу 37 элементов ИЛИ на выходы группы 38При работе,в третьем режиме блок.1 формирования адреса функционирует элемента 31 задержки поступает через элемент И 23 на управляющий вход схемы 29 сравнения. Если 5 Ф 51, что. соответствует факту неправильного функционирования устройства, то нв выходе 30 устройства появляется соответствующий сигнал. Если 5 1 5, что соответствует факту правильйо го функционирования устройства, то сигнал на выходе 30 устройства отсутствует. При этом содержимое счетчика 25 увеличивается на единицу и формируется адрес очередной контролируемой части микрокоманды 52 (фиг. 4 б).Дешифратор 26 по содержимому счетчика 25 формирует соответствующий управляющий сигнал на вход коммутатора 27. При этом код контролируемой части 52 поступает червз,.коме мутатор 27 на регистр 28. Сигнал с выхода элемента 24 задержки поступает на синхровход регистра 28, и его содержимое суммируются по