Программируемое логическое устройство

ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 272/24-249.849.86, Бюл, У 34Долгов, А,П. Плахтеев,гунов и А.И. Приходько327.66 (088.8)рское свидетельство СССРкл. С 06 Р 7/00, 1980.кое свидетельство СССРкл, С 11 С 15/04,00, 1983.ЕМОЕ ЛОГИЧЕСКОЕ УС(57) Изобретение автоматики и выч Целью изобретени надежности устро содержит матрицу области относится слительной с Ю хник является повышение стро нтов ств ства. И эле язи,(21) 3793 (22) 24,0 (46) 150 (72) В.И. А.В, Врез (53) 681. (56) Авто Ф 935945,Авторс В 1159066 С 06 Р 7/ СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСКИХ - РЕСПУБЛИН ЯО 1257702 А 1(в 4 С 11 С 15/04; С 06 Р 7 00 матрицу ИЛИ элементов связи, элемен-.ты памяти, число которых равно числуэлементов связи, входной и выходнойрегистры, регистр ввода настроечнойинформации, блок управления и блокмажоритарного декодирования. Записьинформации (настройка устройства)производится последовательно в элементы памяти, управляющие элементами связи. Работа устройства при каждом входном наборе длится М тактов(например, три). Выходная информациязаписывается в регистры блока мажоритарного декодирования. Если в течение хотя бы И тактов (например, двух)в регистры записывалась правильнаяинформация, то в выходном регистребудет зафиксирован правильный результат считывания. 3 ил.1 1Изобретение относится к автоматике и вычислительной технике.Целью изобретения является повышение надежности устройства.На фиг. 1 представлена структурная схема предлагаемого устройства;на фиг, 2 - схема блока 5 правления;на фиг. 3 - схема блока мажоритарногодекодирования,На структурной схеме устройства(фиг. 1) показаны информационные входы 1, вход 2 настройки, управляющийвход 3, синхровход 4, первый регистр5, инверторы 6, коммутаторы 7, элементы 8 памяти, элементы 9 связи,второй регистр 10, первая группа го.ризонтальных шин 11, вторая группагоризонтальных шин 12, группа вертикальных шин 13, блок 14 управления, .блок 15 мажоритарного декодирования,входы порога 16 декодирования, трегий регистр 17, информационные выходы 18,Блок 14 управления (фиг, 2) содержит счетчик 19, элемент И 20, триггер 21, элемент ИЛИ 22, инвертор 23,инвертор 24, элемент И-ИЛИ 25.Блок 15 мажоритарного декодирования (Фиг. 3) имеет информационныевходы 26-26(, элементы И 27, -27 эрегистры 28-28 р , дешифратор 29,элементы И 30,-30, элементы ИЛИ31-31 , элемент И-НЕ 32, элемент33 задержки, вход логической единицы 34, счетчик 3, элемент ИЛИ 36,схему 37 сравнения, триггер 38.Блок 14 управления работает следующим образом.При включении устройства на входе 3 присутствует нулевой сигнал, который через инвертор 23 иэлемент ИЛИ 22 устанавливает счетчик 19 в нулевое состояние. С подачей на вход 3 единичного сигнала счетчик 19 и элемент И 20 осуществляют пересчет синхроимпульсов по модулю 2 ь 13 Через 2 с(, +тактов импульс с выхода элемента И 20 через элемент ИЛИ 22 устанавливает счетчик 19 в нулевое состояние, триггер 21 в единичное состояние и на выходе элемента И-ИЛИ 25 появляется единичный сигнал. При наличии единичного сигнала на входе 3 пересчет по модулю 2 0(продолжается.При подаче на вход 3 нулевого сигнала этот сигнал через инвертор 23 поступает на элемент И-ИЛИ 25 и син 25770 5 О 5 20 25 30 35 40 45 50 55 хроимпульсы с входа 4 поступают навыход блокауправления.Блок 15 мажоритарного декодирования работает следующим образом. Приподаче на вход 3 нулевого сигнала,счетчик 35, схема 37 сравнения иэлемент ИЛИ 36 осуществляют пересчетсинхроимпульсов по модулю 2( + 1.Импульс с выхода схемы 37 сравненияустанавливает триггер 38 в единичноесостояние и сигнал с его выхода поступает на управляющий выход блока15 мажоритарной обработки, Дешифратор 29 по коду, поданному на входы16(-16подает на входы элементовИ 30(-30 э соответствующие сигналы,Обрабатываемая информация черезэлементы И 27 -27 д поступает наЧ-входы регистров 28(-28 э , на Э-входы которых подан единичный сигнал,Регистры 28-28,э в начале каждогоцикла мажоритарной обработки устанавливаются в нулевое состояние. Приналичии на Ч-входах регистров 2828, единичного сигнала в регистрыразрешается запись и сдвиг единичногссигнала. При наличии на Ч-входахрегистров 28(-281 нулевого сигналазапись и сдвиг информации в них непроисходит. Таким образом, за количество тактов, соответствующее циклу мажоритарной обработки, обрабатываемая информация сдвигается в регистрах 28-28 и через элементы1И 30 -30 на вторые входы которыхрподаны единичные сигналы от дешифратора 29 в соответствии с порогомпринятия решения поступает на соответствующие элементы ИЛИ 31 -313выходы которых являются выходами блока 15 мажоритарного декодирования.Если на вход регистров 38 -38( поступит количество единиц, большееили равное порогу мажоритарной обработки информации, то с выхода соответствующего элемента ИЛИ 31,-313снимается "1", если нет, то - "0 .Программируемое логическое устройство (фиг. 1) имеет следующие режимы работы: режим настройки (ввода настроечной информации); режим обработки входной информации.В исходном состоянии на входах1 - 1 , 2, 3, 4, 16, - 16, , выходах18, - 18 - нулевые сигналы,В регистре 10 соответственно хранятс нулевые коды, элементы памяти1257702 4выходной регистр 17 и одновременнос этим происходит перезапись в регистр 5 входной информации и устанавливаются в ноль регистры 28,28 блока 15,На конкретном примере рассмотримфункционирование устройства с х, =3,1" =3,=4 и порогом декодированияМ=2. +1, (где 1. = 1) при воэникнове) 1 О нии отказов.Пусть реализуются следующие функ ции 0001 1110 0011 1100 0111 1000 0111 1011 1100 0011 11010110 1001 1110 1001 1110 0111 1001 01001011 1100 0011 1201 1010 1101 1110 0011 1000 0111 1001 0110 101 1100 1011 1101 0110 В режиме настройки на вход 3 поступает единичный сигнал. При этом в(2 х + Р ) разрядный регистр 10 вводится настроечная информация с входа 2 под воздейсгвием сигналов син -хронизации на входе 4. Коммутаторы7 - ,7 д,одключают (в режименастройки) выходы регистра 5 к вхо 3дам элементов памяти 8, - 8 зявляющихся первыми разрядами (2 Х + 1регистров сдвига,Настроечная информация, определяющая функции устройства, представляется в виде кодов разрядностью(2 Х +). Настроечная информация 15поразрядно поступает на вход 2 синхронно с сигналами с входа 4. Послеввода (2 х + (5 ) разрядов кодов настройки в регистр 10, блок 14 управления выдает сигнал, разрешающий перезапись информации из регистра 10в элементы памяти 8, -8, предварительно информация из элементов8 -8 г ( С 1,- 1) переписыва -25ется в элементы 8, - 8 О (происходит синхронный сдвиг информациив (2 Ж + 1 ) регистрах сдвига). В течение (2 М + 3 )тактов вводитсякодов настройки, После записи в элементы памяти 8 -8,х +кодовпроцесс настройки заканчивается.В режиме обработки входной информации на вход 3 поступает нулевойсигнал, коммутаторы 71 -7, отключают входы элементов памяти 8,82 г - РазРядов регистров сдвигаот соответствующих выходов регистра10 и соединяют эти входы с выходамисоответствующих 8, -8элементов 40памяти (старших разрядов регистровсцвига), это позволяет осуществитьциклический сдвиг настроечной информации под воздействием сигналов сблока 14 управления, 45Каждый набор входных сигналов, поданных на входы 1, - 1 х , обрабатывается в течение 2 - 1 тактов, составляющих цикл мажоритарной обработки информации, в каждом такте которого 50результат преобразования сигналовс входов 1 - 1подается на входыблока 15 и обрабатывается при сдвиге настроечной информации в регистрах сдвига на 2+1 тактах по коду 55поданному на входы 161 в. Результат обработки под воздействиемсигнала с блока 15 записывается в Ц=Х,Х, + У,Х,- Х 2 Х з + Х Х ХуЦ = Хф Х,При этом состояние элементов связи может быть описано матрицей размерностью 9 х 4 вида: Матрица С, соответствует подстановке 3 . Предположим, что в устройстве возникла неисправность, ви 1да С 6 = 1 в результате чего шестая горизонтальная шина, на которую поступает сигнал Х , оказывается постоянно связанной с первой вертикальной шиной. Обозначим черезг1 1, 1 совокупностье евыходных сигналов исправного устройства и неисправного на подстановке 0 , без сдвига и через 1, 2, 3 тактов циклического сдвига настроечных кодов на-ом наборе входных сигналов (0,7).При этом с учетом неисправности реализуются связи шин в соответствии с матрицами состояний элементов связи (элементов памяти) С С и С 5 (в1 соответствии с перестановками 4, 6, О)125770 10 15 20 3 В таблице приведены значения 1 е,е .ее эг огэ для всех комбинаций входных сигналов.Выходные сигналы эт 1 о1 г 000 011 011 011 011 000 001 101 101 101 101 101 010 000 000 000 000 000 011 110 110 110 000 110 100 000 000 000 000 000 101 000 000 000 000 000 110 000 000 000 000 000 111 110 110 000 110 110 Иэ таблицы видно, что неисправность проявляется на комбинациях вхоцкых сигналов 000, 011 и 111 искажением двух выходных сигналов. За25 три такта искажение выходных сигналов происходит ке более одного раза, т.е, за любые три такта производится коррекция выходных сигналов. Формула изобретения 30 Программируемое логическое устройство, содержащее первую матрицу 2 сэлементов связи, где 2 ичисло строк и столбцов данной 35 матрицы, вторую матрицу Й ;1 элементов связи, где 8 - число строк данкой матрицы, (211 Л)элементов памяти, выходы которых соединены с управляющими входами соответствую щих элементов связи, Ж икверторов, входы которых соединены с нечетными, а выходы - с четными горизонтальными шинами первой матрицы элементов связи, первый регистр, входы которо. го являются информационкыми входами логической матрицы, а выходы .соединены с входами соответствующих инверторов, второй регистр, 2 к + коммутаторов, первые входы которых соединены с соответствующими выходами второго регистра, выход каждого из коммутаторов соединен с входом первого из элементов памяти, соединенных последовательно в каждой стро ке первой и второй матрицы элементов связи, а второй вход каждого коммутатора - с выходом последнего элемента памяти данной строки, третий регистр, выходы которого являются информационными выходами устройства, блок управления, выход которого соединен со вторыми входами элементов памяти, первый вход блока управления соединен с управляющим входом второго регистра и является синхровходом устройства, второй вход соединен с установочными входами регистров и с управляющими входами коммутаторов и является управляющим входом устройства, третий вход второго регистра является входом настройки устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, оно содержит блок мажорщ арного декодирования, первый вход которого соединен с синхровходом устройства, второй вход соединен с управляющим входом устройства., первый выХод соединен с управляющими входами первого и третьего регистров, информационные входы блока мажоритарного декодирования соединены с соответствующими горизонтальными шинами второй матри.цы элементов связи, а информационные выходы соединены с одноименными входами третьего регистра, входы порога декодирования блока мажоритар. ного декодирования являются входами порога декодирования устройства.жгород, ул, Проек НИИПИ Заказ 49 б 4 Проехэ ез. ноляГо пр ткя р257702 ЯЛУ.г. Гнраж 543 однис но