Цифровое устройство задержки

(5)5 6 11 С 19/00 ОПИСАНИЕ ИЗОБРЕТЕ ЕЛЬСТВУ ВТОРСКОМУ СВ вня И С: дю ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ЦИФРОВОЕ УСТРОЙСТВО ЗАДЕРЖКИ (57) Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано в качестве мноогоотводной цифровой линии задержки с регулируемым временем задержки при построении цифровых фильтров. Целью изобретения является повышение быстродействия. Цель достигается за счет введения дополнительных блоков памяти 4.1 - 4.1 ч, 1 ил.Составитель А.ВоронинТехред М.Моргентал Корректор О.Кравцова Редактор А,лежнина. Заказ 4167 Тираж ПодписнОЕВНИИПИ Государственного комитета по изобретениям и окрытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Изобретение относится к Вычислительной технике, а именно к запоминающим устройствам, 1 л может быть использовано в качестве многоотводной цифровоЙ линии задержки с регулируемым временем задержки при построении цифроВых фильтров,Целью изобретения является повышение быстродействия,На чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит счетчик 1, арифМетико-логический блок 2, основной блок 3 памяти, дополнительные блоки 4.1-4,Й памяти, выходные регистры 5.1-5 Ю тактовый вход 6 устройс: ва, информационный вход 7 устройства, управляющий ВхОд 8 устрОЙстВа, Выходы 9.1-9,К у,тройства.Устройство рзбогает следующим ОбраЗОм,Тзкговые импульсы поступают на вхОД счетчика 1 и ПО каждому положительному перепаду увеличивают его содержимое на ,единицу, С переходом тактового сигнала в уровень "1" блок 2 устанавливается в режим трансляции информации с входа А на выход, блоки 3 и 4.1-4.И памяти - в режим считывания, а выходные регистры 5.1 - 5.М - в режим записи. В соответствии с такой установкой данные по адресу, установленному на выходе блока, считываются с блоком памяти 3, 4,1 - 4,М и перезаписываются в соответствующие регистры 5.1 - 5.М, Таким образом, на отводах линии задержки устанавливается Выходная информация.С установкой тактового сигнала в уровень "0" блок 2 переходит В режим сумми, рования, блоки памяти 3 и 4.1-4.М - в режим записи, Выходные регистры 5.1 - 5.И - в режим считывания. На выходе, блока 2 уст-:,- навливается код, равный сумме кода с выхода счетчика 1 и кода задающего глубину задержки по входу 8, По адресу, установ" ленному на ВыхоДе блока 2, ВхоДная информация записывается в блок 3 памяти, информация с первого отвода, т,е. с выхода регистра 5.1 - в блок 4.1 памяти, информация с второго Отвода - в блок 4.2. памяти информация с предпоследнего отвода - в 5 10 15 20 25 30 35 40 4 Г,блок 4.Й памяти. Таким образом, происходит запись информации в линии задержки.Максимальная глубина задержки устройства определяется информационной емкостью блоков 3 и 4.1 - 4.М памяти.Высокое быстродействие и возможность управления глубиной задержки позволяют применять предлагаемое устройство в устройствах цифровой фильтрации,Формул а и зоб рете н ия Цифровое устройство задержки, содержащее счетчик, счетный вход которого является тактовым входом устройства и соединен с тактовыми входами основного блока памяти и выходных регистров, арифметико-логический блок, выход которого соединен с адресным входом основного блока памяти, информационный вход блока памяти является информационным входом устройства, выход блока памяти соединен с информационным входом первого регистра, выходы регистров являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены дополнительные блоки памяти, адресные входы которых соединены с выходом арифметико-логического блока, актовые входы дополнительных блоков памяти соединены с тактовыми входами счетчика и арифметико-логического блока, первый информационный вход которого соединен с выходом счетчика, вход задания величины задержки арифметико-логического блока я ел яется уп равля ющим входом устройства, информационный вход первого дополнительного блока соединен с выходом первого выходного регистра; выход первого дополнительного блока соединен с адресным входом второго выходного регистра, выход которого соединен с информационным входом второго дополнительного блока памяти, выход предпоследнего выходного регистра соединен с информационным входом последнего дополнительного блока памяти, выход котооого соединен с адресным входом последнего выходного регистра.