Последовательный регистр

(5 п 5 6 11 С МИТЕТОТКРЫТИ ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ чейка 7 Ячей ячейка Дь,(21) 4704696/24(71) Ленинградский электротехнический институт им.В,И,Ульянова (Ленина)(56) Букреев И.Н, и др. Микроэлектронныесхемы цифровых устройств, - М.: Сов. радио, 1973, с,113.Авторское свидетельство СССРМ 734809, кл. 6 11 С 19/00, 1980,ОСЛЕДОВАТЕЛЬНЫЙ РЕГИСТРзобретение относится к вычислительехнике. Целью изобретения являетс расцирение области применения за счет использования регистра как а синхронном, так и в самосинхронном режимах работы. Поставленная цель достигается за счет введения в последовательный регистр четырех элементов И-ИЛИ-НЕ 6-9, элемента НЕ 10, четырех дополнительных элементов И-НЕ 11 - 14, а в каждую ячейку памяти введен пятый элемент И-НЕ 5; соединенный триггерными связями с элементом И-НЕ 4 данной ячейки памяти и элементом И-НЕ 1 последующей ячейки, С помощью элементов б, 7. 13, 8 и 14 осуществляется синхронизация работы регистра в синхронном режиме. Элементы 9-12 осуществляют связь регистра с источником и приемником информации. 4 ил.Изобретение относится к вычислительной технике и может быть использовано припостроении устройств хранения информации.Целью изобретения является расширение области применения регистра за счетиспользования как в синхронном, так и васинхронном режимах работы.На фиг. 1 приведена схема регистра; нафиг. 2 - временные диаграммы работы регистра в самосинхроннам режиме; на фиг, 3показан пример использования регистра,работающего в синхронном режиме; на фиг,4 приведены временные диаграммы дляэтого режима,Регистр содержит и ячеек памлти, каждая из которых состоит из пяти элементовИ-НЕ 1-5, четыре элемента И-ИЛИ-НЕ 6-9,элемент НЕ 10 и четыре даполнительнь 1 хэлемента И-НЕ 11 - 14. На фиг. 1 показанытакже прямой 15 и инверсный 16 информационные входи регистра, управляющий выхад 17 записи, вход 18 начальной установки,прямой 19 и инверсный 20 информационные выходы регистра, управляющий вход 21считывания,Последовательный регистр работаетследующим образом,В исходный момент времени до началаили после завершения очередного сдвига)1-л ячейка 1 = 1, 2 и) находится в одномиэ двух состояний (значения выходов ее элементов 1, 2, 3, 4 и 5): 11101 или 11110. Приэтом длл ячеек с четными номерами состояние 11101 соответствует единице, а состояние 11110 - нулю, а длл ячеек с нечетныминомерами - наоборот (11101 - нуль, 11110 -единица), тем самым значение разрядасдвигаемого кода в исходный момент времени однозначна определяется состояниемвыходов 4, 5 ячейки регистра.Сдвиг информации в регистре происходит в две фазы и обеспечивается последовательным изменением управляющихсигналов при переключении элементов 67,13, 8 и 14, Перед началом первой фазы навыходах элементов 6, 13, 14 установлена"1", на выходах элементов 7, 8 - "0". Перваяфаза заключается в последовательном переключении элементов 6, 7, 13, 8, 14 навыходах б, 13, 14 устанавливается "0", навыходах 7, 8 - "1"). При этом происходитперепись информации с выходов элементов4, 5 1-й ячейки на выходы элементов 1, 2+1-й ячейки (1 = 1, 2, п), а элементы 3-5каждой .ячейки устанавливаются в состояние 111, Втарач фаза, в результате которойэлементы 6, 7, 13, 8. 14 устанавливаются висходное состояние, завершается переписьинформации с выходов элементов 1, 2 на выходы элементов 4, 5. При этом элементы,1 - 3 каждой ячейки устанавливаются в состояние 111.Взаимодействие источника информа 5 ции с регистром происходит следующим образом.Приняв "0" с выхода 16 регистра, источник информации может подать очереднойразряд сдвигаемого кода на его входы 15 и10 16, т.е. установить на одном из них "0". Приэтом на выходе элемента 12 установится"1", разрешающая выполнение первой фазысдвига,Появление "1" на выходе элемента 715 разрешает запись входной информации впервую ячейку регистра.При единичном значении на входе 15регистра на выходе элемента 1 первой ячейки устанавливается "0", а на выходе 17 реги 20 стра - "1".При нулевом значении на входе 15 состояние элемента 1 первой ячейки не изменяется, а после установки "1" на выходеэлемента 8 переключается элемент 2 первой25 ячейки и на выходе 17 также устанавливается "1".Приняв "1" с выхода 17 регистра, источник информации может снова установить навходах 15 и 16 регистра единичные значе 30 ния (при этом на выходе элемента 12 устанавливается "0", разрешающий выполнениевторой фазы сдвига), т.е. снять информациюс этих входов и т.д,Взаимодействие, приемника информа 35 ции с регистром происходит следующим образом.Когда на управляющем входе 21 регистра имеется значение "1", на выходе элемента 9 установлен "0", блокирующий перепись40 информации в последней ячейке, на выходах ее элементов 4 и 5 установлена "1", Длятого, чтобы считать информацию из регистра, приемник должен установить на управляющем входе 21 значение "О", которое45 разрешит перепись в последней ячейке, установив на выходе элемента 9 "1",Получив информацию с выходов 19, 20регистра, приемник может снова установить "1" на ега управляющем входе 21 и т,д.50 Для подготовки регистра к работе источник информации устанавливает на информационных входах 15, 16 и входе 18начальной установки регистра единичныезначения, При этом на выходах элементов55 12, 7, 8, 10 устанавливается "О", на выходахэлементов б, 13, 14, 9 - "1", ячейки регистраустанавливаются в исходное состояние(11101 или 11110),После завершения установки регистра висходное состояние источник информацииустанавливает на входе 18 начальной установки "О, при этом на выходе элемента 10устанавливается "1". Завершение начальной установки регистра не индицируется,поэтому длительность сигнала начальнойустановки должна быть не менее 4 г- максимального времени завершения переходныхпроцессов при начальной установке ( гвремя переключения элемента).Для пояснения работы регистра в самосинхронном режиме на фиг. 2 приведенывременные диаграммы для 3-разрядного регистра. Предполагается, что задержки элементов одинаковы и равны г , Врезультате записана информация 101, т,е.состояние ячеек 1-3 регистра соответственно 11110, 11110, 11110, В качестве входнойинформации источник последовательно записывает разряды "О", "0" (что соответствует состоянию входов 15, 16 - 01),Приемник информации соответственночитает из регистра разряды "1", "0" (что соответствует состоянию выходов регистра19 и 20 - 10 и 01),Пунктирными стрелками показана последовательность изменения сигналов привзаимодействии регистра с источником иприемником информации. В целях наглядности показаны стрелками не все причинные связи срабатывания элементов 6, 7, 13,8,21, а лишь одна из них, не показано такжеизменение сигнала на выходе элемента 12(оно однозначно определяется состояниемвходов 15, 16 регистра).На фиг, 4 приведены временные диаграммы работы регистра в синхронном режиме (фиг. 3), В синхронном режимеф согласованная работа источника и приемника информации обеспечивается тактовымгенератором. Максимальное время сдвига вкаждой фазе работы регистра составляет10 т, Таким образом, полный цикл сдвигана 1 разряд осуществляется лаксимально за207, Исходя из эого длительность тактового импульса должна быть выбрана не менее10 г; а его период - не менее 20 т, Пунктиром на диаграммах показано состояние выхода 17 и выходов 19, 30 регистра.Заштрихованные области соответствуютрабочему состоянию (10 или 01) на входах15, 16 и выходах 19, 20 регистра. Выход 17в синхронном режиме не используется, ноего состояние можно анализировать приконтроле работоспособности регистра. Формула изобретения Последовательный регистр, содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-НЕ, причемвыход каждого элемента И-НЕ, кроме четвертого, соединен с первым входом последующего эг омента И-НЕ данной ячейки памяти, а вьход каждого элеменга И-НЕ, кролле первого, соединен с вторым входом предыдущего элемента И-НЕ данной ячейки памяти, первый вход первого элелента ИНЕ первой ячейки памяти является прямьм инфоомационным входом регистра, выход четвергого элемента И-НЕ последней ячейки памяти является прямым информационным выходом регистра, о т л и ч а ю щ и й с я тем, что, с целью расширения области при 5 1 О менеия регистра эа счет использования 15 как в синхронном, так и в самосинхронном режимах, в него введены четыре дополнительных элемета И-НЕ, элемент НЕ и четыре э;еме;а И-ИЛИ-НЕ, а в каждую ячейку ственно с вторым входом и вьходом четвертого элемента И-НЕ данной ячейки памяти,выход и перый вход первого элемента ИНЕ каждой ячейки памяти, кроме первой, соединень соответственно с вторым входом и выходом пятого элемента предыдущей ячейки памяти, третий вход каждого элемента И-НЕ, кроме пятого, каждой ячейки памяти соедин ес вторым входом последуюцего элемента И-НЕ данной ячейки памяи, тре 30 тий вход пятого элемета И-НЕ каждой ячейки памяти, кроме последней, соединен с третьим входом первого элемента И-НЕ последующей ячейки памяти, выход четвертого элемента И-ИЛИ-НЕ соединен с вторым и третьим входами пятого элемента И-НЕ ;аследней ячейки памяти, выход которого вляется инверсным информационным выходом регистра, выходы первого и второго элементов И-НЕ первой ячейки памяти соединены с входами первого дополнительного элеме та И-НЕ, выход которого является упрагляющим выходом записи регистра, выход четвертого дополнительного элемента И-НЕ соединен с первыми входами первой и втооой групп первого элемента И-ИЛИ-НЕ, первый вход третьей группы и второй вход второй группы которого соединены с выходами второго элемента И-ИЛИНЕ, а вторые входы первой и третьей групп - с выходом второго дополнительного элемента И-НЕ, первый вход которого соединен с первым входом первого элемента И-НЕ первой ячейки паляти, а второй вход является инверсным информационным вхо 35 40 45 50 55 дом регистра, выход первого элемента ИИЛИ-НЕ соединен с первым входом первой группы второго элемента И-ИЛИ-НЕ, вьход которого соединен с первым входом третьего дополнительного элемента И-НЕ, выход памяти введен пятый элемент И-НЕ, выход20 и перелй вход которого соединены соответ1674264 17 которого соединен с первым входом первой группы третьего элемента И-ИЛИ-НЕ, выход которого соединен с первым входом четвертого дополнительного элемента И-НЕ, выходы второго, третьего и первого элементов И-ИЛИ-НЕ и третьего и четвертого дополнительных элементов И-НЕ соединены соответственно с четвертыми входами первых, вторых, третьих, четвертых и пятых элементов И-НЕ каждой ячейки памяти, выходы которых соединены соответственно с другими входами первых групп второго, третьего и первого элементов И-ИЛИ-НЕ и третьего и четвертого дополнительных элементов И-НЕ, выходы четвертого и пятого элементов И-НЕ последней ячейки памяти соединены соответственно с первым и вторым входами первой и второй групп четвертого элемента И-ИЛИ-НЕ, третьи входы которых соединены соответственно с выхо дом четвертого дополнительного элементаИ-НЕ и с выходом элемента НЕ, вход которого и первые входы вторых групп второго и третьего элементов И-ИЛИ-НЕ являются входом начальной установки регистра, вы ход второго элемента И-ИЛИ-НЕ соединенс первым входом третьей группы и четвертым входом первой группы четвертого элемента И-ИЛИ-НЕ, второй вход третьей группы и четвертый вход второй группы ко торого являются управляющим входом считывания регистра.1 б 7426 И Ви ставитель А. Дерюгихред М.Моргентал А, Мэковска Ред ректор О. Кравцо Заказ 2930 Тираж 328 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб 4/5 роизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 1