G06F 7/552 — для возведения в степень или извлечения корня

Номер патента: 1295387

Опубликовано: 07.03.1987

Авторы: Плигин, Шкадин

МПК: G06F 7/552

Метки: вычисления, комплексного, модуля, числа

...разностипорядков и тем самым приводит мантиссу второго числа с наименьшим порядком к порядку второго числа, Послевыполнения операции суммирования результат с выхода сумматора 13 поступает на вход блока вьчи. аппп квнд ратного корня, представляющего собц блок 14 памяти с записью функций квадратного корня. Результат вычис - ления на выходе блока 14 памяти является мантиссой модуля комплексного числа. Порядок модуля комплексного числа определяется третьим коммутатором 11, который пропускает на выход наибольшее из двух входных чисел со сдвигом на один разряд вправо, что соответствует делению порядка числа на два, Второй сдвигатель 15 осуществляет сдвиг мантиссы модуля комплексного числа влево на величину полученного на. выходе третьего...

Номер патента: 1297042

Опубликовано: 15.03.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: возведения, квадрат

...младший разряд регистра 9, освобождающийся при сдвиге, записывается код с единичного выхода триггера 8. Элемент И 11 одним входом подключен к инверсному выходу старшего разряда регистра 9, вторым - к входу 12 устройства, Для формирования порядка числа, возводимого в квадрат, используется вычитающий счетчик 13, Порядок числа, возводимого в квадрат, подается на входы 14. Входы 14 соединены с входами счетчика 13 со сдвигом на один разряд в сторону старшего разряда. В результате порядок числа при эапи Если мантисса ненормализована, в40 старшем разряде регистра 9 код "О",сигнал нормализации проходит черезэлемент И 11. Содержимое регистра 9сдвигается на один разряд в сторонустарших разрядов, в его младший раз 45 ряд записывается содержимое...

Номер патента: 1300505

Опубликовано: 30.03.1987

Авторы: Будилов, Левко, Саушкин, Хомяков

МПК: G06F 7/552, G06G 7/22

Метки: квадратурный, перемножитель

...разрядов, с выходов ПЗУ и сигнал с выхода сумматора 10 по модулю два записывается в регистр 3 сигналом Зап. 1. Во второй половине периода тактового импульса на входы А -А, ПЗУ через мультиплексер подается код с инверсных выходов реверсивного счетчика 7, Сигналом Зап.2 в регистр 4 записывается результат перемножения из ПЗУ и сигнал с выхода сумматора 11 по модулю два. В результате этих операций за один такт отсчет входного сигнала перемножается с двумя отсчетами опорного сигнала,сдвионутыми на 90 , что соответствует перемножению на отсчеты з 1 и и сов,лПосле 2 тактов сигнал со счетчика б измечяет направление счета реверсивного счетчика 7. Это приводит к тому, что обращение к ячейкам ПЗУ происходит в обратном порядке, т.е. как бы...

Номер патента: 1305673

Опубликовано: 23.04.1987

Автор: Журкин

МПК: G06F 7/552

Метки: инжекционных, интегральных, квадратор, логических, четырехзначных, элементах

...первый и второй выходы шестого токового повторителя соединены с выходами девятого и десятого источников эталонного тока с весами три и "один" соответственно и с входами третьего и четвертого пороговых элеентов соответственно, первый выход етвертого порогового элемента подлючен к выходу одиннадцатого источика эталонного тока с весом один"к входу пятого порогового элемента, ервый выход которого соединен с выодом шестого порогового элемента ивыходом двенадцатого источника этаонного тока с весом два", вход шесого порогового элемента соединен с выходом четырнадцатого источника эталонного тока с весом один", входы восьмого и седьмого токовых повторителей соединены с выходами тринадцатого и пятнадцатого источников эталонного тока с весами...

Номер патента: 1305674

Опубликовано: 23.04.1987

Автор: Козлов

МПК: G06F 7/552

Метки: вычисления, комплексного, модуля, числа

...модульного значения сигнала1 130567Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях.Цель изобретения - повышение быст родействия.Преобразователь многорядного кода содержит и+1 одноразрядных трехвходовых сумматоров, входы которых соединены с шинами разрядов соответст- Ю вующего веса первого, второго и третьего входов преобразователя, а выходы сумм и переносов - с шинами соответствующего веса первой и второй групп выходов преобразователя соот ветственно.На фиг.1 представлена структурная схема предлагаемого устройства; на фиг,2 - структурная схема блока одноразрядных сумматоров для случая п=З; 20 на фиг,З - процесс преобразования кодовой матрицы (КМ),Устройство...

Номер патента: 1307457

Опубликовано: 30.04.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: возведения, избыточном, квадрат, коде

...2729 соответственно. Вход 35 устройства управляет входом управления записью в регистры 30 - 34. Одноразрядный четверичный регистр представляетсобой обычный трехразрядный двоичный 10регистр. Выходы сумматоров 25 и 26.являются выходами устройства 36,Устройство работает следующим образом,В исходном состоянии регистры 1, 1530 - 34 обнулены, Перед началом операции на.вход 2 подается число, возводимое к вадрат Х, которое по сигна"лу записи, поступающему на вход 3,записывается в регистр 1 старшими 20разрядами слева, С помощью логических элементов НЕ 5 - 15 И 10 - 14и 16 и БПП 7 - 22 формируется 1-йчастичный квадрат, который непосредственно (из БПП 21 и 22) или через 25БПП 18 - 20 и сумматоры 25 - 29 поступает на регистры 30 - 34 со...

Номер патента: 1312570

Опубликовано: 23.05.1987

Авторы: Кривогин, Медведева, Полулях, Рак

МПК: G06F 7/552, G06F 7/60

Метки: функциональный, числоимпульсный

...импульсами с периодом Т 4, число которых И фиксируется в первомсчетчике 7 импульсовИ = ИТ/Т 4 = И ( - .)2(2)Т4.30Импульс обнуления с выхода второго счетчика 8 импульсов переведеттриггер 9 в нулевое состояние, в результате чего команда, поступившаяс его выхода в блок 10 управленияв соответствии с алгоритмом не меняет состояния входных коммутаторов 1и 2, а изменяются состояния входныхэлементов - открываются по первому 40входу второй элемент И 4 и по второму входу третий элемент И 5, но закрываются элементы И 3 и 6. При этомимпульсы с периодом следования Тначнут поступать на вычитающий входпервого счетчика 7 импульсов, а импульсы с периодом следования Т 4 -на суммирующий вход второго счетчика 8 импульсов. Счет импульсов идетдо...

Номер патента: 1317434

Опубликовано: 15.06.1987

Авторы: Амербаев, Коляда, Кравцов, Селянинов

МПК: G06F 7/552, G06F 7/72

Метки: вычисления, квадратного, корня, модулярной, системе, счисления, числа

...аргумента, номер которого определяется унитарным кодом,поступающим с выхода кольцевого счетчика 13 на выход 27 устройства. Вычисленное значение квадратного корняснимается с выхода блока 19 модульных сумматоров на выход 24 устройства, В случае завершения работы устройства по вычислению функции квадратного корня от всех входных аргументов соответствующий сигнал появляется на выходе 25 устройства,На первом такте работы устройства в первый регистр блока 9 регист 13 ров с входа 1 аргумента устройства поступает модулярный код числителя А значения А/р Маргумента, который также поступает на второй информационный вход блока 6 мультиплексоров, на управляющий вход которого поступает сигнал о =1, вслед 9 ствие чего с выхода блока 6...

Номер патента: 1319026

Опубликовано: 23.06.1987

Авторы: Алиев, Вердиев, Мякочин, Тургиев

МПК: G06F 7/552

Метки: квадратор

...разряд меньше, чем необходимо для формирования максимального нечетного числа, образующегося при поступлении ца вход ус:тройства х б 2- 2", Лноичцо число 2 х -1=2" -1лакс состоит нэ и+1 единиц и требует для представления (и+1)-разрядного двоичного счетчика, Этот разряд искзтючетт из груттгщ млталллтх цесуммирующих разрядов счетчика 1, в связи с чем в целях обеспечения однозначного соответствия между кодами и-щ старших разрядов нечетных чисел 2 з.-1 и номерами д входных импульсов согласно выражению (1) весовые коэффициенты двоичных разрядов счетчика 1 учитываются при образовании суммыс удвоением веса.При поступлении на вход счетчика 1 каждых х =-импульсов иэ входногоО)числа х происходит переключение из 1" в "О" его щ-го разряда, отчего...

Номер патента: 1322273

Опубликовано: 07.07.1987

Автор: Баранов

МПК: G06F 7/552

Метки: квадратор

...1-м шаге вычисления, который под действием тактовых импульсов записывается в регистр 1 сдвига.В это время в регистре 2 двоичныйкод величины Х;, увеличивается на единицу. Действительно, установкатриггера 6 в единичное состояние обеспечивает разрыв цепи циркуляции кодовс выхода регистра 2 сдвига на его вход, так как элемент И 7 закрыт нулевым сигналом инверсного триггера 6. Следовательно, до возврата триггера 6 в нулевое состояние в младшиеразряды кода регистра 2 сдвига записываются нулевые сигналы. Триггер 6 возвращает в нулевое состояние первый, начиная с младшего разряда, нулевой сигнал кода, который сдвигается с выхода регистра 2 сдвига, Переход триггера 6 из единичного состояния в нулевое приводит к формированию на выходеэлемента И 7...

Номер патента: 1324026

Опубликовано: 15.07.1987

Авторы: Адамов, Бондаренко, Ванюшин

МПК: G06F 7/552

Метки: квадратного, квадратов, корня, суммы

...И 8 закрыт сигналом с распределителя 9, Код с выхода квадратора 5, соответствующий величине Х, поступает через мультиплексор 2 на вход блока 3 суммирования и записывается в буферный регистр 11, в ечение П -П периодов генератора 1 импульсов происходит запись кода величины Х анаб 2логично записи величины Х, а в течение П -П ,периодов происходит запись величины Х в буферный регистр 10, В течение П периодов сигнал на выходе распрецелителя 9 импульсов обеспечивает операцию суммирования в АЛУ 12 и на выходе блока 3 суммирования появляется код, соответствующий величине Х + Х , которыйг гзаписывается в регистр ч. В течение Пь периодов укаэанный код через мультиплексор 2 записывается в регистр 11 блока 3 суммирования,после чего все коды,...

Номер патента: 1325469

Опубликовано: 23.07.1987

Авторы: Литвин, Ляшенко, Хохлов, Циделко, Шантырь

МПК: G06F 7/552

Метки: квадратор

...значения 41 и .г используются разряды О - 7 и 1 - 6 входного кода Х, так как значения аргумента этих функций лежат в ин тервалах) О, - " ) и О,+) соответственно, и при определении ф разряды входного кода дожны быть сдвинуты вправо на один разряд, цто соответствует операции умножения па у-.1Так как функции Цп, ф,являются симметричными при определении их значенийна интервалах 1-, -ф) лля у; , 8) и 55 что в зависимости от участка апроксимации функций ф и , они пропускают значения части Х без изменения или инвертируют, кроме того, на входах коммутаторов осуществляется пространственный сдвиг разрядов кода Х, т.е. выполняется операция умножения.Управление коммутаторов осуществляется старшими разрядами Х через буферный повторитель....

Номер патента: 1327096

Опубликовано: 30.07.1987

Автор: Гросфельд

МПК: G06F 7/552

Метки: возведения, степень, ую, чисел

...2 входы, управляющий триггер 3, счетчик4, генератор 5 импульсов, элемент6 И, счетчик 7 результата, и последовательно соединенных управляемыхделителей 8.1-8.п.частоты (УДЧ), элемент 9 ИЛИ и дополнительный эяемент10 И.Устройство работает следующим образом.В исходном состоянии триггер 3находится в состоянии "0", в счетчиках 4 и 7 записано число "О". На вторых входах элементов б и 1 О И имеются уровни "0", поступающие соответственна с выходов триггера 3 и элемента 9 ИПИ. Импульсы, формируемые;генератором 5, на выход элемента б И непроходят.Если возведению в степень подлежит число А, то необходимо подать навход 2 А импульсов, которые формируют в счетчике 4 число А, При этомкоэффициент пересчета каждого УДЧстановится равным А, а. общий...

Номер патента: 1327097

Опубликовано: 30.07.1987

Автор: Миронов

МПК: G06F 7/552

Метки: извлечения, квадратного, квадратов, корня, суммы

...работает следующим образом.Входные величины х,у поступают в устройство через информационные входы первого 1 и второго 2 блоков выделения модуля по сигналу, поступающему на их управляющие входы с первого выхода блока 9 управления. Абсолютные величины ) х); ) у ) с выходов блоков 1 и 2 выделения модуля поступают на входы блока 3 вьщеления максималь. ного числа и блок 4 вьщеления минимального числа, на выходах которых вырабатываются соответственно величиныащ макс 1 х ); )у); Ъ=мин 1 х);уВеличина Ъ= ц 1 х);)уЦ с выхода блока 4 выделения минимального числа поступает в квадратор 5, который производит вычисление величины Ь . Одновременно величина а с выхода блока 3 вьщеления максимального числа и величины 1/4 Ь; 1/16 Ь; 1/256 Ь с...

Номер патента: 1339556

Опубликовано: 23.09.1987

Автор: Крищишин

МПК: G06F 7/552

Метки: вычисления, корня

...3 .10Диапазон изменения аргумента(0,5х ( 1) разбивается на интервалы, количество которых определяетсятребуемой точностью, причем границы15интервалов выражаются старшимиразрядами мантиссы аргумента.На разных интервалах константыА и В имеют различные значения. Вблоке 8 памяти хранятся значения В,а в блоке 11 памяти значения А + Вх",Угде х, - значение начальной точки1-го интервала аппроксимации.Общий алгоритм вычисления функции5 Гу = Чх имеет вид1339556 ВНИИПИ Заказ 4223/39 Тираж 672 Подписное ка результата 7, а на выходе блока Э памяти - номер соответствующей страницы. Адрес константы В в блоке 8 памяти формируется путем объединения значений с выхода блока 9 памяти (номер страницы) и к старших разрядов мантиссы аргумента х, (адрес...

Номер патента: 1348831

Опубликовано: 30.10.1987

Авторы: Валов, Виткин, Герасимов, Кубовэ

МПК: G06F 7/552

Метки: вычисления, степенной, функции

...основан на том, что при режиме возведения в квадрат после завершения цикла вычисления содержимое прямых выходов счетчика 2 является корнем квадратным от величины, снимаемой с выходов накапливающего сумматора 4.Режим 2-ой извлечения квадратного корня задается нулевым сигналомБЯ =0 с входа 18 режима устройства.В этом режиме единичным сигналомс пятого выхода 4 блока 7 управления мультиплексор 15 подключает навторой вход первой схемы 1 сравнениявыход комбинационного сумматора 17,коммутатор 16 подключает на выход19 результата прямой выход счетчика2, на второй вход схемы 14 сравнения .выход накаплицаюшгго сумматораВ результате таких подключений цавторые входы схем 14, 1 сравнениябудут подаватгся значеция, гоответствующгц концам...

Номер патента: 1357952

Опубликовано: 07.12.1987

Автор: Фролов

МПК: G06F 7/552

Метки: квадратор

...блок 12,20 Квадратор работает следующим образом.Входная информация с разрядностью М=ЗИ представляется как сумма старших 6, средних 7 и младших 8 разря дов с разрядностью И; Х = а 2 +2 К + Ъ 2 + с, где а, Ь, с - значенияКстарших, средних и младших разрядов входного числа соответственно. Получают квадрат числа Х = (а 2 +4 К30 + 2 аЪ 2 ) + (Ь 2 + с + 2 Ьс 2 ) + +. (2 ас 2 ), Выражения в первых, втоКрых и третьих скобках программируются в первом, втором и третьем блоках памяти соответственно. В первом сумматоре 4 суммируются с разрядностью 2 И выход третьего блока 3 памяти истаршие разряды с выхода второго блока 2 памяти. Младшие разряды выхода второго блока 2 памяти с разрядностью 40 2 Б поступают на младшие разряды 11 выхода...

Номер патента: 1357953

Опубликовано: 07.12.1987

Авторы: Криворучко, Крищишин, Тоган

МПК: G06F 7/552

Метки: возведения, квадрат

...й 11 ПВычисление мантиссы результата 2 х,. если (Х,) 0,5 Х 2, если (Х) 0 5 производится на основе метода сокрашенных таблиц Диапазон, в которомнаходится (Х,), определяется припомощи схемы 4 сравнения и блока 3формирования константы. Блок 3 формирования константы формирует с необходимой точностью константу Я,5.Далее вычисление функции 71= Х,2 к-РК КУ(х) = (х +2 2 +2 )2,1 ПОпределяют приближенное значениеУ(х) в этой точкеР -ю -к кУ(х) = (х +2 2 )-2 (х-х)1 1 к 1 ,1 П 1 1 7 (дх) = 2 х 2+ 2 ".,)п55Учитывая, что для х; - крайней правой узловой точки 1-го интервала-х - х =-2 2( = 2 2 ш = 2 ш бит, 25 Формула изобретения 2(х - р) - 1+р, если (Х,)40,5452 (х - р) + р, если (Х, ) 0,5 Составитель В,КрищишинРедактор Л.Лангазо Техред А.Кравчук...

Номер патента: 1359778

Опубликовано: 15.12.1987

Авторы: Джирквелишвили, Евдокимов, Плющ, Пухов

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...установится искомое значени х=7, 40 равное с некоторой точностью величины Е = 8. Если после этого значение у примет отрицательное приращениеи станет равным, например, у = 32,то на выходе блока 19 установится но 45 вое значение х = 6, что и отраженов тактах работы блоков 9 и 10О О О С учетом рассмотрения ддримеров работы предлагаемого блока извлечения корня квадратного из действительных чисел рассмотрим конкретный пример извлечения корня квадратного из комплексного числа к = г+ 3 к = 5-34,Действительная часть е, комплексного числа г поступает на вход 1,1, а мнимая часть к - на вход 1.2. При этом на выходе первого квадратора 2.1 образуется значение я 4 = 5 = 25, а на выходе второго квадратора 2.2 - значение я 2 д = (-4) 2 = 16. На выходе...

Номер патента: 1363204

Опубликовано: 30.12.1987

Автор: Глазачев

МПК: G06F 7/552

Метки: извлечения, квадратного, корня, основанием, перестраиваемым, системы, счисления

...подаются на входы двухмладших разрядов всех блоков 7 суммирования и на коммутатор 8, На аналогичные входы остальных разрядов блоков 7 суммирования с выходов регистров 9, 10 подаются цифры Ри 0 дляполучения дополнительного кода отрицательного приращения М, После первого такта в регистре 1 записаны всенули, поэтому на выходах дешифраторов блока 3 сигналов нет, В первомтакте в блоках ,1-7.(Р) в соответствии с диаграммой извлечения происходит суммирование в используемойсистеме счисления двух старших разрядов подкоренного выражения в видедополнения с положительными значениями углов первого такта 01,04, 45( Р), ( Р), выр аб атываемых в блоке6 в виде констант, Полученные суммыв виде двух Р-ичных чисел, поразрядных суьщ и...

Номер патента: 1363205

Опубликовано: 30.12.1987

Авторы: Валов, Виткин, Герасимов

МПК: G06F 7/552

Метки: возведения, степень

...3 памяти, в последнем производится вы-борка констант 2 , 2 Р. ,2 , гдер - номер старшего разряда, содержащего единицу при двоичном представлении адреса. Эти константы поступают на соответствующие входы первой группы входов вычислительных блоков 2,1 .2.Б. В формирователе 9 произ ведений каждого -го вычислительного блока производится умножение этих констант на величину Х, снимаемую с выхода регистра 10 этого вычислительного блока, и на соответствующие биноминальные коэффициенты, содержа щиеся в блоках 16.116.М- хранения коэффициентов этого вычислительного блока. В результате проведенных операций на первом (И-х)-ом выходах 25 30 35 40 45 50 55-го вычислительного блока формируются все слагаемые рекуррентных соотношений (4.1)(4,И),...

Номер патента: 1370654

Опубликовано: 30.01.1988

Авторы: Дудыкевич, Отенко

МПК: G06F 7/552

Метки: функциональный

...на тактовые входысчетчика 12 и умножителя 1 частотына код. Элемент И 8 закрывается поистечении интервала й, если Т ) 1,или С, если, . Так как входы1 и 2 относительно преобразователяфункционально равнозначны, достаточно рассмотреть о.ин из вариантов соотношения длительности интервалови й , например, С) с. Тогда элемент И 8 открыт в течение времениПо окончании интервала 11, в течениеинтервала (с- ) выходные импульсы умножителя 11 частоты на код поступают на выход 20 через делитель5 частоты на два, в качестве которого можно использовать счетный триггер,Общее количество импульсов на выходе20, появившееся в течение интервалапредставляет собой результат функционального преобразования,Пусть в качестве умножителя 11частоты на код...

Номер патента: 1381494

Опубликовано: 15.03.1988

Авторы: Глотов, Ромм, Сурженко, Хало

МПК: G06F 7/552

Метки: вычисления, корня, степени

...и суммируется, т.е, А,Х+В,. Знаковый разряд с выхода сумматора 24 подается на входы 33 и 35 комму 5 татора 36, В зависимости от значения знакового разряда открывается одна из схем И коммутатора 36 и пропускает больший порядок чисел А; или В; на второй вход второго сумматора 14. На первый вход сумматора поступаете рпорядок выражения 12 ф . На выходе сумматора 14 получается результирующий порядок, 15Результирующая мантисса получается на выходе второго умножителя 11, на первый вход которого поступаетоГ 7мантисса 2 , а на второй мантисса А;Х + В, . По управляющему сигналу, приходящему с пятого выхода блока 16 управления выполняется произведение мантисс 2(А Х + В и ре 4зультирующая мантисса по второму входу записывается н регистр 17, а по...

Номер патента: 1381495

Опубликовано: 15.03.1988

Авторы: Герасимов, Зинчук, Караваев, Шахмейстер

МПК: G06F 7/552

Метки: возведения, квадрат

...5 на вычитающий вход реверсивного счетчика 2вычитаются нм, и поступая на С-вход0-триггера 3 подтверждают его нулевоесостояние. Реверсивный счетчик 2 срабатывяет по переднему фронту импульсов входного сигнала, а 0-триггер 3 -го заднему, По одному иэ переднихфронтов импульсов входной частотыреверсиьный счетчик 2 устанавливается в состояние В , на которое настроен его выходной дешифратор и, следовательно, на его выходе появляетсялогическая единица, Тогда по заднемуфронту этого импульса входной частоты 0-триггер 3 устанавливается в единичное состояние. Логическая единицас прямого выхода 0-триггера 3 открывает элемент И 1, Импульсы опорнойчастоты с периодом Т начинают проходить с входа 4 на суммирующий входреверсивного счетчика 2, Так как...

Номер патента: 1381496

Опубликовано: 15.03.1988

Авторы: Герасимов, Зинчук, Караваев, Шахмейстер

МПК: G06F 7/552

Метки: возведения, квадрат

...Тогда на выходе реверсивного 25счетчика 2 присутствует "0", Импульсынходного сигнала, поступая с входа 5на вычитающий вход реверсивного счетчика 2 через элемент И 7, вычитаютсяим, а, поступая на С-вход 0-триггера 303, подтверждают его нуленое состояние, Реверсивный счетчик срабатывает по переднему фронту импульсоввходного сигнала, 0-триггер 3 - позаднему. По одному иэ передних фРонтон импульсов входной частоты реверсивный. счетчик 2 устанавливается всостояние о, на которое настроенего выходной дешифратор, на его выходе появляется 1 , Тогда по заднему 40Фронту этого импульса входной частоты 0-триггер 3 устанавливается в единичное состояние, Логическая единицас прямого выхода 0-триггера закрывает элемент И 1. Импульсы опорнойчастоты...

Номер патента: 1381497

Опубликовано: 15.03.1988

Авторы: Евстигнеев, Кошарновский, Марковский, Меликов, Пустовойтов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...заносятся в регистры 1 и 2, На этом выполнение первой итерации завершается.В процессе выполнения второй итерации по значениям 2, и М, н устройстве формируются значения 2и М ,45 которые заносятся в регистры 1 и 2 очередным тактовым импульсо 1. Итерационный процесс продолжается до тех пор, пока нсе щ+1 старших разрядов числа 2; не станут равными единице. При этом блок 11 управления формирует на шестом выходе сигнал конца операции, который поступает на выход 19 устройстна и запрещает прохождение тактовых испульсов со своего второго 55 входа на второй выход. На первом вы-. ходе блока управления устанавливается нулевой уронень выходного сигнала. По окончании процесса вычислений на первом выходе блока 12 формирования результата формируется...

Номер патента: 1383343

Опубликовано: 23.03.1988

Авторы: Ваврук, Мельник, Цмоць

МПК: G06F 7/552

Метки: вычисления, функции

...регистра 7.В последующих тактах устройствоработает аналогично, т.е. в каждомвычислительном блоке 6 выполняется 50 одна итерация алгоритма возведенияв степень. Операция возведения в.степень выполняется при прохожденииоперандами всех вычислительных блоков 6.Устройство работает по конвейерному принципу. Его быстродействие определяется временем выполнения одной итерации, т.е. тактом конвейера.Это время равно 5 10 15 20 25 В первом такте в регистры 7,8,и 9 первого вычислительного блока 6 производится запись информации, причем в регистры7 и 9 записываются соответственнопоказатель степени без К старшихразрядов и информация с выхода коммутатора 5 (корректирующий множительа в регистры 8, 88"-ьоснование степени и информация свыходов блоков 4 ,4...

Номер патента: 1383344

Опубликовано: 23.03.1988

Авторы: Джирквелишвили, Плющ, Притака, Стеканов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...И 6.1-6.1+ и записывает своим передним фронтом значение логической "1" с выхода знакового разряда многоразрядного сумматора 10 во второй 0-триггер 7.2. По заднему фронту синхроимпульса с выхода элемента И 6.И+ значение логической "1" с первого разряда сдвигового регистра 5 переписывается в его второй разряд. Единица с второго выхода сдвигового регистра 5 через элемент ИЛИ 8.3 изменяет состояние третьего входа квадратора 9, на выходе которого получаем 0.110 х 0.110 = 0.100. На выходе многоразрядного сумматора 10 имеем 1.101 + 0.100 = 0.001, По окончании переходного процесса в сум1 маторе 10 блок. 11 самосинхронизации вырабатывает синхроимпульс, который . через элемент И 6.Б+ поступает на вторые входы элементов И 6.1-6.И изаписывает...

Номер патента: 1383411

Опубликовано: 23.03.1988

Авторы: Галкина, Фирстов

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...Если вкоде числа Х первый разряд равен "1" 3 23456789111 0 3 2и хотя бы один из разрядов с второго по четвертый. равен "1", второй разряд функцииГХ равен "1". Соответст- вующая логическая функция реализует 5 ся на элементе ИЛИ 7 и элементе И 26. Рассматривают ту область значений Х, где два старших разряда функции ГХ равны "1", Если в числе Х второй разряд равен и хотя бы один из разрядов с третьего по шестой равен "1", третий разряд функции ГХ равен "1", Затем рассматривают ту область Х, где первый и второй разрядыфункции ГХ равны "1" и "0" соответственно. Если в этой области первый разряд числа Х .равен "1", или в числе Х третий разряд равен "1" и хотя бы один из разрядов с четвертого по шестой равен 1 ц, третий разряд функции 1 ГХ щ...

Номер патента: 1386991

Опубликовано: 07.04.1988

Авторы: Лебединский, Филоненко, Хоменко, Чумак

МПК: G06F 7/552

Метки: вычисления, квадрата, квадратного, корня

...устройства. Перед началом работы в режиме вычисления квадратного корня на вход сброса устройства поступает сигнал (фиг. За), устанавливающий86991 33реверсивный счетчик 1 и накапливающий сумматор 2 в нулевое состояние (фиг. Зе,д) соответственно.Прямоугольные положительные импульсы, представляющие собой число-импульсный код числа (фиг. Зб), поступают на информационный вход устройства. Пройдя через второй элемент И 7, они поступают на вычитающий вход реверсивного счетчика 1. Каждый раз, когда содержимое реверсивного счетчика 1 равно нулю (фиг. Зе) и приходит импульс на его вычитающий вход, на его выходе отрицательного переноса появляется импульс (фиг. Зв), который проходит через элемент ИЛИ 5 и поступает на вход приема информации...