Устройство для возведения в степень

ОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧ ЕСКИРЕСПУБЛИН(191 (11) 5 4 С 06 Р 7/55 ОПИСАНИЕ ИЗОБРЕТЕНИ ЕПЬСТВ АВТОРСКОМУ С У 48 от ий электротехничес- В,И.Ульянова (Лени-,В.ГераЛ.М.Вит 8) идетельство СССР 06 Р 7/552, 1983, етельство СССР 6 Р 7/552, 1975,МВыов ия я 12 а ихО сФ Е исОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) АвторскоеУ 1111157,кл.Авторское свУ 616628, кл. 0 54) УСТРОИСТВО ДЛЯ ВОЗВЕДЕНИЯПЕНЬ57) Изобретение относится к выительной технике и может быть пользовано в вычислительных устрой ствах для получения с высокой дост верностьюпри наличии импульсных п мех во входныхф цепях и вь 1 соким быс родействием одновременно всех степ ней числа с первой по Б-ю. Работа устройства основана на рекурсивном вычислении степенной Ьункции. Цель изобретения - повышение достоверно ти результата при наличии единичнь сбоев в цепях входных данных и по шение быстродействия устройства - достигается введением в устройство содержащее И вычислительных блок 2, блок памяти 3 и блок управлен 4, вычитателя 13, схемы сравнени коммутатора 1 с соответствующим подключением. 2 ил.(Х ) =(Х)(Ч) С 2 (Х)в=1 (4,Б) 10где С; - число сочетаний изпо ш;р - номер старшего значимогоразряда двоичного представления (2);15 - номер шага вычислений,начальные условия." (Х ) =О, =1,2уБ еУсловия окончания вычислительного процесса: Х=Х20 Установим соответствие между соотношениями (3), (4) и элементамиустройства их реализующими.Выбор значения осуществляется спомощью схемы 12 сравнения, единица 25 на втором выходе которой появляется,если Х больше Х, Вычисление соотношения (3.1) производится на вычитателе 13, управляющим сигналом с вы"хода схемы 12 коммутатор 1 подключает на первый вход вычитателя 13 большее из значений Х, Х. Таким образом, результат вычитания всегда является положительной величиной. Реализация соотношений (4.1)(4 Л)производится соответственно в вычислительных блоках 2,12 Л, приэтом на вычислительные блоки 2.1,( 2 ) поступают соответственнос первого, второго. И-го выходов 40блока 3 памяти. 136 Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах,в которых необходимо получение с высокой достоверностью при наличии импульсных помех во входных цепях и высоким быстродействием одновременновсех степеней числа с первой по Б-ю.Цель изобретения в . повышение достоверности результата при наличииединичных сбоев в цепях входных данных и повышение быстродействия устройства.На фиг, 1 представлена структурнаясхема устройства; на фиг. 2 " функциональная схема вычислительного блока,Схема (фиг. 1) содержит коммутатор1, И-вычислительных блоков 2.1-2 Лблок 3 памяти, блок 4 управления,вход 5 запуска и выход 6 готовностирезультата устройства, выходы 7.1-7 Лрезультата устройства, информационный вход 8 устройства, На фиг. 2изображены формирователь 9 произведения, регистр 10, сумматор-вычитатель11, схема 12 сравнения, вычитатель13, умножители 14.1-14 Л первой группы, умножители 15,1-5 Л второй группы, блоки 16.1-16 Л-х хранения коэффициентов, Все блоки и элементы устройства могут быть реализованы на известных микросхемах.. Работа устройства основана на ре. курсивном принципе вычисления степенной функции . Вычисление значения рекурсивно определенной степенной функции для заданного аргумента (основания степени) является многошаговымпроцессом, так как при вычислении будет отслеживаться разность между исходным и заданным значением аргумента путем положительного или отрицательного наращивания исходного значения аргумента. За счет отслеживанияразности удается повысить достоверность рекурсивных вычислений, так какошибочное значение аргумента можнорассматривать как его новое исходноезначение,Работа устройства основана на следующих рекурсивных соотношениях Е=Х-Х(3.2) Х=Х +Ч к 2 Ч =з 3.дп Е = .фЕ )Ок к - . Ес П,В формирователе 9 произведений первого вычислительного блока 2,1 формируются все члены рекуррентных соотно шений (4,1), ,(4 Л), содержащие,С Х 2-И" 0, В формирователе 9произведений -го вычислительногоблока 2,-члены рекуррентных соотно" 50 шений (4.1)(4 Л), содержащиеи т.д, При этом бийомиальные коэффициенты С ,С ,С хранятся в соответствующих блоках 16.116 Л55 хранения кьэФфициентов формирователя9 произведений первого вычислительного блока 2.1, коэффициенты С С;63205 3 13 тов формирователя 9 произведений х-го вычислительного блока 2, и т.д.Устройство работает следующим образом,. В исходном состоянии все регистры 10 вычислительных блоков 2,1,2.И устройства находятся в нуле вом состоянии. На входе 6 готовности результата сформирован единичныйсигнал (БА=1), После поступления данных Х на вход 8 данных устройствана вход 5 пуска устройства поступаетстробирующий сигнал БТ, запускающийгенератор тактовых импульсов в блоке4 управления. С входа 6 готовностирезультата устройства единичный сигнал снимается. Каждый цикл вычислений осуществляется следующим образом.Сигнал со второго выхода схемы 12сравнения, принимающий значение, равное единице, если ХХ (или нулю,если ХХ), поступает на второй входзадания режима блока 4 управления. Всоответствии с ним блок 4 управления сигналом с выхода режима настраивает соответствующие сумматоры-вычитатели 11 вычислительных блоков2.1-2.И на суммирование (или вычитание). Сигнал с выхода режима блока4 управления поступает также на управляющий вход коммутатора 1 и подключает входы к его выходам напрямую(или перекрестно, если на второйвход задания режима блока 4 управления поступает нулевой сигнал со второго выхода схемы 12 сравнения). Врезультате такого подключения на выходе вычитателя 13 появляется число,равное (Х-Х). По результату вычитания, являющемуся адресом блока 3 памяти, в последнем производится вы-борка констант 2 , 2 Р. ,2 , гдер - номер старшего разряда, содержащего единицу при двоичном представлении адреса. Эти константы поступают на соответствующие входы первой группы входов вычислительных блоков 2,1 .2.Б. В формирователе 9 произ ведений каждого -го вычислительного блока производится умножение этих констант на величину Х, снимаемую с выхода регистра 10 этого вычислительного блока, и на соответствующие биноминальные коэффициенты, содержа щиеся в блоках 16.116.М- хранения коэффициентов этого вычислительного блока. В результате проведенных операций на первом (И-х)-ом выходах 25 30 35 40 45 50 55-го вычислительного блока формируются все слагаемые рекуррентных соотношений (4.1)(4,И), содержащиезначения Х, которые поступают на соответствующие входы второй группывходов вычислительных блоков 2.+12.Б. Таким образом, на входы спервого по (х)-й сумматора-вычитателя 11 -го вычислительного блокапоступают слагаемые рекуррентногосоотношения (4.), содержащие значения Хк соответственно в степеняхс первой по (-1)-ю, на х-й вход сумматора-вычитателя 11 - константа 2с первого входа констант -го вычислительного блока, на (+1)-й вход -значения Х с выхода регистра 10.По тактовому сигналу с блока 4 управления результат суммирования записывается в регистр 10. (1+1)-й шаг вычисления закончен, В результате проведенных операций значение Х увеличиклось (или уменьшилось) на величину(2) . Вычисления на следующем шагепроизводятся аналогично.После очередного шага значения Хстанет равным значению входного аргумента Х. В этом случае единичныйсигнал с первого выхода схемы 12сравнения поступает на первый входзадания режима блока 4 управления,который прекращает выработку тактовых импульсов и формирует единичныйсигнал на выходе готовности результата. Цикл вычислений закончен. Навыходах 7,17,И результата находятся все степени (с первой по И-юдля значения входного аргумента) основания степени. Следующий цикл вычислений начинается после поступления на вход 5 пуска устройства запускающего сигнала ЯТ; При этом заисходные значения Х принимаются знаочения, вычисленные в предыдущем цикле вычислений.1При наличии единичных сбоев вовходных цепях данных, значение вход-ного аргумента Х может измениться.На следующем шаге изменится и значение Х на величину 2 , отслеживаяизменение Х, Так как к началу очередного шага значение Х восстановится, то на этом шаге восстановится ипрежнее значение Х,к.Таким образом, единичный сбой,приведший к искажению значения входного аргумента, не приведет к искаже-.нию результата, а может привести лишь63205 50 5 13 к увеличению времени вычислений. Число шагов в каждом цикле вычислений при данном алгоритме работы устройства равно количеству единиц в двоичном представлении числа, являющегося разностью между значением входного аргумента Х и значением Х вычисленр ным в предыдущем цикле вычислений. Формула изобретения Устройство для возведения в степень, содержащее И вычислительных блоков (И -,максимальный показатель степени), блок памяти и блок управления, входы задания режима вычислительных блоков объединены, первый вход первой группы инйормационных входов х-го (=1, 2И) вычислительного блока подключен к 1.-му выходу блока памяти 1-й (1=1,21-1) вход второй группы инйормационных входов "го, кроме первого, вычислительного блока соединен с Х-м выходом (-."р.)-го вычислительного блока, причем х-й вычислительный блок содержит регистр, сумматор-вычитатель и (кроме И-го вычислительного блока), формирователь произведений, выход сумматора-вычитателя -го вычислительного блока соединен с инйормационным входом регистра, управляющий вход подключен к входу задания режима блока, 1-й инйормационный вход соединен с З.-м входом второй группы информационных входов блока, -й информационный вход - с первым входом первой группы инйормационных входов блока, а (х+1)-й инйормационный входс выходом регистра, тактовый вход которого соединен с тактовым входом -го блока, первый из группы (Б-)-х выходов которого подключен к соответствующему выходу йормирователя произведений, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности результата при наличии единичных сбоев в цепях входных данных и повышения быстродействия, в него введены схема сравнения, коммутатор и вычитатель, выход которого соединен с адресным входом блока памяти, а входы - с соответствующими выходами коммутатора, первый и второй информационные входы которого соединены с информационным входом устройства и выходом результата первого вычислительного блока, подключенного кпервому входу схемы сравнения, второй вход которой соединен с информационным входом устройства, первый ивторой выходы схемы сравнения соединены соответственно с первым и вторым входами задания режима блока уп"равления, вход пуска и выход готовности результата которого подключенысоответственно к входу запуска и выходу готовности результата устройства, тактовые входы всех вычислительных блоков подключены к тактовомувыходу блока управления, управляющий выход которого соединен с входамизадания режима вычислительных блокови управляющим входом коммутатора,(И-х+1)-й выход -го вычислительногоблока соединенс 1-м выходом резуль тата устройства, рй (р=2И-+1)вход первой группы инйормационныхвходов х-го вычислительного блокаподключен к (р)-му выходу блокапамяти, выход регистра -го (кроме З 0 И-го) вычислительного блока соединенс первым входом йормирователя произведений и (Б-+1)-м выходом этогоблока, выход регистра Б-го вычислительного блока является выходом блока, при этом формирователь произведений -го (кроме Б-го) вычислительного блока содержит две группы умножителей и (И-) блоков хранения коэфйициентов, выходы которых подключены к входам первых операндов соответствующих умножителей первой группы,входы вторых операндов которых соединены с соответствующими входамиформирователя произведений и являются входами первой группы входов блока, а выходы соединены с входами первых операндов соответствующих умножителей второй группы, входы вторыхоперандов умножителей которых подключены к первому входу йормирователя произведений, а выходы - к соответствующим выходам формирователя произведений.1363205 Составитель А.ВаловТехред А.Кравчук орректор В.Бутяга актор А.Долинич Подписноекомитета СССРоткрытийкая наб., д. 4 аказ 6363 Тираж 671 ВНИИПИ Государственног по делам изобретений 13035, Москва, Ж, Рауш