Устройство для вычисления квадрата и квадратного корня

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 86991 А ги сг 9 б 06 Г 75 фСРОрррЯЯ ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ненко,СЛЕ- НОГО отлишения рня, в матор и втоМ 00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИНИЯ, КВАДРАТА И КВАДРАТКОРНЯ по авт. св,1120320,чающееся тем, что, с целью повыточности вычисления квадратного конего введены схема сравнения, суми третий элемент И, причем первая рая группы входов схемы сравнения соединены с выходом результата накапливающего сумматора и разрядными выходами реверсивного счетчика соответственно, а выход - с первым входом третьего элемента И, второй вход которого подключен к второму управляющему входу устройства, а выход - к входу младшего разряда первой группы информационных входов сумматора, остальные разрядные входы первой группы информационных входов и информационные входы второй группы которого соединены соответственно с входом логического О устройства и выходом результата накапливающего сумматора, выход результата сумматора является выходом устройства.Изобретение относится к вычислитель ной технике, может быть использовано вцифровых вычислительных и функциональных устройствах, цифровых измерительных приборах для обработки информации,представленной число-импульсным кодом, иявляется усовершенствованием устройствадля вычисления квадрата и квадратногокорня по авт. св.1120320,Цель изобретения - повышение точно сти вычисления квадратного корня.На фиг. 1 представлена функциональная схема устройства; на фиг. 2 - схеманакапливающего сумматора; на фиг. 3 - временные диаграммы работы устройства.Устройство содержит реверсивный счетчик 1, накапливающий сумматор 2, выход3 (результата накапливающего сумматора), элемент 4 задержки, элемент ИЛИ 5,первый 6 и второй 7 элементы И, первый 8и второй 9 управляющие входы, информационный вход 10, вход 11 сброса устройства, схема 12 сравнения, сумматор 13,третий элемент И 14, выход 15 устройства,Накапливающий сумматор 2 (фиг. 2) содержит сумматор 16 и регистр 7.На фиг. 3 обозначено: а - эпюра сигнала, поступающего на вход сброса устройства; б - эпюра сигнала, поступающего на информационный вход устройства; в - эпюра сигнала на выходе отрицательного переноса реверсивного счетчика 1;г - эпюра сигнала на выходе элемента 4 задержки, д - диаграмма состояния накапливающего сумматора 2; е - диаграмма состояния реверсивного счетчика 1; ж - эпюрасигнала на выходе схемы 12 сравнения,з - диаграмма кода на выходе результата сумматора 13.Устройство для вычисления квадрата и квадратного корня работает следующим образом.Перед началом работы реверсивный счетчик 1 и накапливающий сумматор 2 (фиг. 1) устанавливаются в нулевое состояние сигналом, поступающим на вход сброса устройства, Реверсивный счетчик 1 может быть выполнен, например, на микросхемах типа 133 ИЕ 7. Устанавливается режим работы устройства. В режиме вычисления квадрата на первый вход задания режима устройства подается потенциал логической 1, а на второй вход - потенциал логического О. Входные положительные импульсы, представляющие число-импульсный код входного числа и поступающие на информационный вход устройства, проходят через открытый первый элемент И 6, поступают на суммирующий вход реверсивного счетчика 1 и через элемент ИЛИ 5 на вход приема информации накапливающего сумматора 2. В накапливающем сумматоре 2 (фиг. 2) эти импульсы поступают на вход записи регистра 17, информационные входы которого соединены с выходами сумматора 16, Первые входы сумматора 16 соединены с выходами регистра 17. Вторые входы являются разрядными входами накапливаю щего сумматора 2. По переднему фронтуимпульса, поступающего на вход записи регистра 17, в него записывается сумма кода, находящегося в регистре 17 до поступления импульса, и кода, находящегося на 1 О разрядных входах накапливающего сумматора 2, т.е, на вторых входах сумматора 16. Поскольку запись в регистр 17 происходит по фронту импульса, новая сумма, формирующаяся на выходах сумматора 16, не успевает поступить на информацион ные входы регистра 17.Таким образом, по переднему фронтупрямоугольных импульсов к содержимому накапливающего сумматора 2 прибавляется содержимое реверсивного счетчика 1. По заднему фронту этих импульсов содержимое 20 реверсивного счетчика 1 увеличивается наединицу. Поскольку содержимое реверсивного счетчика 1 поступает на разрядные входы накапливающего сумматора 2 смещенным на один разряд в сторону старших раз рядов, т.е, умноженным на два, а на входмладшего разряда разрядных входов накапливающего сумматора 2 подается потенциал логической 1 (фиг. 1), и кроме того, содержимое реверсивного счетчика 1 прибавляется к содержимому накапливающего сум- ЗО матора 2 раньше, чем происходит увеличение содержимого реверсивного счетчика 1 на единицу, то в накапливающем сумматоре 2 формируется сумма нечетных чисел О, 1, 3, 5,(2 п - 1)т.е, после поступления на информационный вход устройства иимпульсов в накапливающем сумматоре 2 находится сумма Х (2 п - 1), равная квадрату числа и. Код квадрата числа и с выхода результата накапливающего сумматора 2 поступает на первые разрядные входы сумматора 13, На первый разряд вторых разрядных входов сумматора 13 поступает потенциал логического 0 с выхода третьего элемента И 14, поскольку на другой вход последнего поступает потенциал логического 0 с второго входа задания режима устройства. На остальные разряды вторых разрядных входов сумматора 13 поступают потенциалы логического 0 с входа логического 0 устройства. Вследствие этого код квадрата числа п присутствует на выходе результата сумматора 13,В режиме вычисления квадратного корнясигнал логической 1 подается на второй вход задания режима устройства, а сигнал логического О - на первый вход задания режима устройства. Перед началом работы в режиме вычисления квадратного корня на вход сброса устройства поступает сигнал (фиг. За), устанавливающий86991 33реверсивный счетчик 1 и накапливающий сумматор 2 в нулевое состояние (фиг. Зе,д) соответственно.Прямоугольные положительные импульсы, представляющие собой число-импульсный код числа (фиг. Зб), поступают на информационный вход устройства. Пройдя через второй элемент И 7, они поступают на вычитающий вход реверсивного счетчика 1. Каждый раз, когда содержимое реверсивного счетчика 1 равно нулю (фиг. Зе) и приходит импульс на его вычитающий вход, на его выходе отрицательного переноса появляется импульс (фиг. Зв), который проходит через элемент ИЛИ 5 и поступает на вход приема информации накапливающего сумматора 2. Как и в режиме вычисления квадрата, по переднему фронту этого импульса к содержимому накапливающего сумматора 2 прибавляется содержимое реверсивного счетчика 1 со сдвигом на один разряд в сторону старших разрядов. Поскольку содержимое счетчика равно в этот момент нулю, а на младший разряд разрядных входов накапливающего сумматора 2 подан потенциал логической 1, то содержимое накапливающего сумматора 2 увеличивается на единицу (фиг. Зд).Кроме того, импульс с выхода отрицательного переноса реверсивного счетчика 1 (фиг. Зв) проходит через элемент 4 задержки (фиг. Зг) и поступает на вход разрешения приема кода реверсивного счетчика 1. Этим обеспечивается перепись нового содержимого накапливающего сумматора 2 в реверсивный счетчик 1. Так как выход накапливающего сумматора 2 смещен относительно входа реверсивного счетчикана один разряд в сторону старших разрядов, то в реверсивный счетчик 1 заносится фактически удвоенное значение содержимого накапливающего сумматора 2 (фиг. Зе) . Первое увеличение содержимого накапливающего сумматора 2 и содержимого реверсивного счетчикапроисходит после прихода первого импульса, поступившего на информационный вход устройства. Содержимое накапливающего сумматора 2 становится равным 1 (фиг, Зд), а содержимое реверсивного счетчика 1 становится равным 2 (фиг. Зе).При поступлении следующих двух импульсов содержимое накапливающего сумматора 2 не изменяется, а содержимое реверсивного счетчика 1 убывает до нуля. При поступлении четвертого импульса к содержимому накапливающего сумматора 2 прибавляется единица, т.е. его содержимое становится равным 2. В реверсивный счетчикзаносится значение 4. При поступлении следующих четырех импульсов вновь содержимое реверсивного счетчика 1 уменьшается до нуля, а содержимое накапливающего сумматора 2 остается без изменений. При поступлении следующего, т.е. девятого, импульса содержимое накапливающего 4сумматора 2 становится равным 3, а содержимое реверсивного счетчика 1 - равным 6. Таким образом, при поступлении на информационный вход устройства А=В импульсов содержимое накапливающего сум матора становится равным В, а содержимое реверсивного счетчика 1 равным ЕВ.С приходом каждого следующего импульса содержимое реверсивного счетчика 1 уменьшается на 1. При поступлении на информа ционный вход А=В+2 В импульсов с началаработы содержимое реверсивного счетчика 1 равно нулю, а содержимое накапливающего сумматора 2 еще остается равным В, С приходом следующего В-+2 В+1= = (В+1)-го импульса содержимое накапли- " вающего сумматора 2 увеличивается на единицу и становится равным В+1, а в реверсивный счетчик 1 заносится значение 2(В+1).Содержимое накапливающего сумматора 2 с его выходов результата поступает на 2 О первые входы схемы 12 сравнения, на вторую группу входов которой поступает содержимое реверсивного счетчикас его разрядных выходов. Поэтому постоянно происходит сравнение содержимых накапливающего сумматора 2 и реверсивного счет чика 1. После прихода на информационный вход устройства А=В импульсов содержимое накапливающего сумматора 2 равно В, а содержимое реверсивного счетчика 1 равно 2 В.При поступлении следуюгцих К(В импульсов общее количество поступивших импульсов равноВ+ КВ+ В(В" +В+0,25= (В+0,25) В это время содержимое реверсивногосчетчика 1 остается большим или равным, при К=В, содержимому накапливаю щего сумматора 2. Поэтому на выходе схемы 12 сравнения присутствует сигнал логического О (фиг. Зж). Схема 12 сравнения может быть выполнена, например, на микросхемах 533 СП 1. Сигнал логического О с 40 выхода схемы 12 сравнения проходит черезтретий элемент И 14 и поступает на вход младшего разряда второй группы входов сумматора 13. На остальных разрядах второй группы входов сумматора 13 присутствуют сигналы логического О посту пающие с входа логического О устройства, На первые разрядные входы сумматора 13 поступает содержимое накапливающего сумматора 2 с его выходов результата.Таким образом, на выходе результатасумматора3 будет содержимое накапли- Я вающего сумматора 2, т.е. В (фиг. Зз). Припоступлении на информационный вход устройства следующего импульса общее количество импульсов равноВ-В+1) В+ В+0,25= (В+0,25) - В это время содержимое реверсивногосчетчика 1 становится равным В в 1, т.е.меньшим содержимого сумматора 2, равного В. Поэтому на выходе схемы 12 сравнения138 б 991 Фиг. ель Н. Шерес анова Корректор О. К Подписное Составит Редактор А. Козориз Техред И. В Заказ 1222/47 Тираж 704 ВНИИПИ Государственного комитета С 113035, Москва, Ж - 35,Производственно-полиграфическое предССР по делаРаушская приятие, г. м изобретении и.открытии аб., д. 4/5жгород, ул. Проектная, 4 5возникает сигнал логической 1 (фиг. Зж), ко 1 горый проходит через третий элемент И 14, поскольку на другой вход последнего поступает сигнал логической 1 с второго входа задания режима устройства и поступает на вход младшего разряда второй группы входов сумматора 13. Вследствие этого на суМматоре 13 происходит прибавление 1 к содержимому накапливающего сумматора 2, равного В, На выходе результата сумматора 13 присутствует уточненное значе 1 ие квадратного корня, равно В+1 (фиг.Зз), Поскольку новое значение 2 В заносится в ре ерсивный счетчик 1 позже, чем новое значение В в накапливающий сумматор 2, то в переходный период, определяемый временем задержки между передними фронтами импульсов на входе приема информации накапливающего сумматора 2 и на входе разрешения приема кода реверсивного счетчика 1, на выходе результата сумматора 13 возникает значение В+ 1 (фиг, Зз), что неверно. Поэтому съем выходной информации в процессе поступления 10 входной необходимо делать в промежуткахмежду положительными импульсами, поступающими на информационный вход устрой.ства.