G06F 7/552 — для возведения в степень или извлечения корня

Номер патента: 1553972

Опубликовано: 30.03.1990

Автор: Матюшенко

МПК: G06F 7/49, G06F 7/552

Метки: возведения, квадрат

...Фибо1553972 Порядковый номер 1 12345 6 Вес числа 1 2 3 5 8 13 21 34 55 89 144 1 9 25 64 169 100000 101000 100010 101000 100010 101000 0 0 0 С 0 0 С 0 0 1 0 0 С 0 1 1. 0 О 0 0 С 0 О 0 С 0 0 0 С 1 1 3 5 8 13 Устройство работает следующим обр 4 зом.В исходном состоянии на входе 7 запуска устройства присутствует уровень логического нуля, блокирующий пОступление импульсов тактовой частоты с входа 8 на входы синхронизации триггера 2 и регистра 3. По входу 5 у тройства осуществляется предварит льная установка в нулевое состояние т иггера 2 и регистра 3 одиночным и пульсом положительной полярности.На входе 6 устройства задается маркерный код текущего значения аргум нта (позиционный код числа Фибоначч ), При этом на выходе схемы 1 сравн ния...

Номер патента: 1559344

Опубликовано: 23.04.1990

Автор: Козлов

МПК: G06F 7/552

Метки: вектора, вычисления, модуля

...в преобразователе 4 и сумматоре 2 формируется значение К 2=Х 1/2+77/8. Значения Х, К 1, К 2, .У эаписиза-, ются в регистры блока 5, По слгналу, подаваемому на вход 9, производится сравнение, в результате на выходе 8 образуется знаееняе функции -1 х туз . Код 7 Х/8 формируется как результат сложения кода Хс кодом 1 Х/8 в дополнительном коде. К обратному коду 1 Х/8 должна добавляться единица младшего разряда (код коррекции 1) для формирования дополнительного кода, но так как окончательный результат К 1 усекается до (п+1)-го разряда, младшие разряды кода 1 Х 1/8 и код коррекции 1 можно отбросить. Возникающая при этом максимальная ошибка ЬКА,ц не превышает половины цены младшего разряда результата. При п=4 М ;-1,67, что не превышает...

Номер патента: 1562907

Опубликовано: 07.05.1990

Автор: Кривогин

МПК: G06F 7/552

Метки: полинома, степени, третьей, функциональный

...переполнения вычитающего счетчика 10 второго блока 20. В результате обнуления счетчика 10 второго вычислительного блока 20 с его выхода от" рицательного переноса поступает импульс на второй вход блока 11 управления. Сигнал с второго выхода блока 11 управления закрывает по первому входу элемент 2 И-ИЛИ 13, а сигнал с первого выхода блока 1.1 управления открывает по первому входу элемент 2 И-ИЛИ-НЕ 12 и опорные импульсы по07 5 15629 ступают на в. од первого разряда счетчика 1 8 результата. Поступление импульсов на вход первого разряда счетчика 8 результата продолжается до момента переполнения вычитающего счетчика .1 О первого блока9.В третьем такте работы импульс переполнения второго реверсивного счетчика 8 поступает на вход первого...

Номер патента: 1564617

Опубликовано: 15.05.1990

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...На вход 21 подается мантисс.а аргумента. По сигналу С 2, поступающему на вход 22, порядок записывается: в счетчик 23 (старшие разряды) и триггер 24 (младший разряд), мантисса записывается в регистр 25, Выход триг 55 гера 24 управляет элементом И 26, Последний пропускает сигнал СЗ на счетный вход счетчика 2 с входа 27. Три младших разряда регистра 25 соединены с входами коммутатора 28. Если в триггере 24 присутствует код "0", на выходы коммутатора 28 проходят младшие разряды (первый, второй) регистра 25, Если в триггере 24 находится код "1", на выходы коммутатора проходят второй и третий разряды регистра 25, Коммутатор 28 может быть построен на двух элементах И-ИЛИ. Его выходы соединяются с входами 6 и 7 основного устройства. Порядок...

Номер патента: 1569827

Опубликовано: 07.06.1990

Авторы: Байков, Вашкевич, Попов, Тишин

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...единицы в его младший разряд. Далее весь основной цикл вычислений повторяется до получения равенства Н=О. Очевидно, что число таких циклов определяется и-разрядностью регистров и сумматоров. формула изобретения 1. Устройство для извлечения квадратного корня, содержащее накапливающий сумматор, управляющий вход которого подключен к первому выходу блока управления, второй и третий выходы которого соединены соответственно с первым и вторым управляющими входами первого сумматора-вычитателя информационные входы первой и второй групп которого подключены к первому информационному входу устройства и инФормационному входу первого регистра сдвига соответственно, вход управления сдвига которого соединен с четвертым выходом блока управления,...

Номер патента: 1571581

Опубликовано: 15.06.1990

Авторы: Дворецкий, Мороз

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...второго мультиплексора 8 на первый вход сумматора-вычитателя 6 поступает содержимое буАерного регистра2 (старшая часть частичного подкоренного выражения или остаток), на второй вход сумматора-вычитателя б изрегистра 1 результата поступает переменный делитель (на первом тактевычислений исходное значение Й= 0.1000). Сумматор-вычитатель бнастраивается в зависимости от значения знака остатка (выход 10 анализа устройства) в предыдущем тактена сложение или вычитание (в первомтакте вычислений на вычитание) в соответствии с табл 2 и на его выходепоявляется результат, который черезпервый вход первого мультиплексора7 записывается со сдвигом на одинразряд влево в буАерный регистр 2.Одновременно по Аронту синхросигналазаписи в буАерный...

Номер патента: 1575176

Опубликовано: 30.06.1990

Авторы: Овчаренко, Рябуха

МПК: G06F 7/552

Метки: возведения, степень

...его выходе появится импульс переполнения. Одновременно первый входнойимпульс последовательности х Формирует в накапливающем сумматоре чис -.(1,5) 7 . Этотже импульс, воздейстп 7вуя на узел 1.3, Формирует в его накапливающем сумматоре число 1(2,5) 7(1,5)7 р и посРедством РаспРеделителя 7 импульсов заносит в накапливающий сумматор 4 (и) число, соот:15ветствующее очередному члену ряда разностей и-го порядка последовательности (У Ор 5) 1В дальнейшем очередные импульсывходной последовательности х параллельным кодом в сумматор 9 резульи,лтата записывают числа 2 -1, 3 -2соответственно. В результатепосле поступления некоторого(1 с)-го импульса будет выполнено 257(1 р 5)" 1, В этот момент на выходесумматора результата 9 вновь появится импульс...

Номер патента: 1575177

Опубликовано: 30.06.1990

Авторы: Афанасьев, Деревянкин, Иващенко, Марковский, Меликов, Пустовойтов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...второго 2 регистров соответственно. С приходом оче редного ТИ значения г и М,г заносятся. в первыйи второй 2 регистры соответственно. На этом выполнение перт, Вой итерации завершается.В процессе выполнения второй ите рацИИ ПО зНачениям г г И Мг В усТройстве аналогично описанному выше формируются значения гз и М , которые будут занесены в первый 1 и второй 2 регистры соответственно очеред ным ТИ, Следующие итерации Выполняютаналогично.Итерационный процесс продолжается до тех пор, пока в результате вы полнения очередной Я-ой итерации все ш старших числовых разрядов числа 55 сг, г 5 не станут одновременно равными единице. При этом блок 11 управления запрещает прохождение ТИ со своего второго входа на первый выход иформирует на третьем...

Номер патента: 1580356

Опубликовано: 23.07.1990

Автор: Баранов

МПК: G06F 7/552

Метки: величин, вычисления, квадратов, суммы, трех

...двоичный пульсов сдвигается в регистр 3 сдвикод сдвигается из регистра 2 сдвига га. Так как в .и-х разрядах двоичначиная с младших Разрядов, то на ных кодов отрицательных величин,сумвыходе элемента 23 задержки Формиру мируемых сумматором 6, содержатсяи55ется последовательный двоичныи код единицы, то на выходе переноса суммавеличины 2 Х; в младшем разряде тора 6 формируется сигнал переноса,которого всегда содержится нулевой поступающий в следующем шаге вычискод. Импульс первого Разряда Распрелений по цепи переноса на вход сумма(5) 9 158тора 6 в качестве единицы младшегоразряда, Это позволяет преобразоватьобратный код результата, сформированный сумматором 6 на предыдущем шагевычислений, в дополнительный кодза счет прибавления единицы...

Номер патента: 1589272

Опубликовано: 30.08.1990

Авторы: Белявский, Красовский, Макушкин

МПК: G06F 7/552

Метки: вычисления, комплексного, модуля, числа

...Е) то через коммутатор 1 на вход блока 4 вычисления начального значения функции поступают округленные до величины ЛХ) дУ соответственно значения составляющих исходного комплексного числа. В блоке 4 вычисления начального значения функции проводится обра-" ботка входных данных в соответствии с выражениемА 1 х х (3)158927 вычисления начального значения функции таким образом, чтобы входные данные не превышали разрядности входов блока 4 вычисления начального эна 5 чения Функции, а результат полученный при вычислении в соответствии с выражением (2) или (3), не выходил эа пределы разрядности выхода блока.Величина округления ЛХ ( йУ) действительной (мнимой) составляющих исходного комплексного числа определяется исходя из разрядности входа...

Номер патента: 1596322

Опубликовано: 30.09.1990

Авторы: Бардаченко, Локазюк, Магера, Носовицкий

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, чисел

...коде, Суммирование частичных произведений со сдвигом на один разряд влево осуществляется первой группой сумматоров 51 - 5 п, Первый выход счетчика 31 соединен с первым входом сумматора 51, второй вход которого соединен с нулевой шиной, второй выход счетчика 31 соединен с третьим входом сумматора 51, четвертый вход которого соединен с первым выходом счетчика 32 и т,д(2 п - 1)-й вход сумматора 51 соединен с нулевой шиной, а 2 п-й вход сумматора 51 - с и-м выходом счетчика 32, Таким образом, на выходе сумматора 51 устанавливается сумма частичных произведений со сдвигом на один разряд влево со счетчиков 31 и 32 и т.д. Таким образом, на выходе сумматора 5 Пустанавливается результат суммирования частичных произведений Хь начиная с...

Номер патента: 1599855

Опубликовано: 15.10.1990

Авторы: Борисюк, Дзюбак, Климович

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...2 и запрещает поступление импульсов от генератора 1 в соответствующие блоки.При этом в счетчике 11 записан результат извлечения квадратного корня из числа (целое значение) . Еслип=1, то до сравнения чисел в дискриминаторе 7 с выхода элемента И-НЕ 2на входы Формирователя последователь"ности нечетных чисел пройдет в 100раз большее число импульсов,чем значение исходного числа записанного в регистр б, При этом результат вью числения квадратного корня содержит дополнительно один знак после запятой,Пример реализации (фиг.2) приве" ден для более полного понимания работы .Формирователя пакетов из нечетного числа импульсов. В качестве дешифратора 9 использована микросхема 155 ИДЗ, в качестве коммутатора 10 - 155 КП 7. Счетчики 8-11 импульсов...

Номер патента: 1608652

Опубликовано: 23.11.1990

Авторы: Григорьян, Лисник, Мазурчук, Стасюк

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...2 , Х = р - О;г г3) 0101 - 1-е входыразрядов 31,3 г,З, 341001 - 2-е входыразрядов 3 Зг,Зэ,3110 - вход переноса разряда 34.,01110 - выходы разрядов 3,Зг,З,Зи переноса разряда 3Х=р=о;24) 01011 - 1-.е входы разрядов 4 4 ,4,44,4,11001 - 2-евходы разрядов 41,4 г,4,. 4,4,О - вход переноса разряда 4 р100100 - выходы разрядов 4,4 г,4, 4, 4 и переноса раэряда 41,Х=р=;5 ф Ф5) 101110 - 1-е входы разрядов 55 г,51254 255 ю 5 б 3 01000 - 2-е входы разрядов 5,5 г,."1,54,5 т,511 - вход переноса разряда 5;1000000 - выходы разрядов 5 1,5 г,5,54,5, и переносаразрядов 5 1, Х = р=Результат равен Х = Зн 7 4 Г= 0.10011.Проверка: (0.10011) = 0.0101101001,П р и м е р 2. Извлечь квадратныйкорень из того же числа 7, что и впримере 1, но отрицательного, котороев...

Номер патента: 1608653

Опубликовано: 23.11.1990

Авторы: Дрозд, Полин, Попов

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...матрицаюнкций разрядов операнда, Номерабцов и строк матрицы являются номи разрядов операнда, а на пере"нии этих "толбцов.и строк симво-.Х обозначены соответствующиеюикции, В полной матрице конъюнквыделена треугольная матрица Аасываемых разрядов. Конъюнкцииицы А не участвуют в вычисленииати старших разрядов результа 86536та, и их контрольный код по модулютри должен быть учтен при контроледанного устройства. В полной матрице5конъюнкций выделены ромбовидные фрагменты, которые обозначены в порядкеубывания площадей через а,Ь,с,й и е.Конъюнкции 11 р 1 р, 9 р Зр, 7 р 5 р,5 р 7 р, Зрф 9 р и 1 р ф 11 р объединены вофрагмент У, Контрольный код треугольной матрицы А отбрасываемых разрядов вычисляется как алгебраическаясумма контрольных кодов по...

Номер патента: 1608654

Опубликовано: 23.11.1990

Авторы: Авгуль, Гуща, Макареня, Хилько

МПК: G06F 7/552

Метки: возведения, двоичных, разрядных, степень, чисел

...7. БУО 9 формирует сигнал на первом выходе и информация с выхода регистра 7 через открытый коммутатор10 по входу 18 поступает на вход 12 регистра 5 и запоминается. БУО 9 фор" мирует после этого управляющий сигнал на девятом выходе и информация в регистре 4 сдвигается вправо на один разряд. Теперь на втором входе БУО 9 сигнал логического нуля, а на четвертом и пятом - сигналы логической единицы. Так как БУО 9 находится в рабочем состоянии, то он формирует управляющие сигналы на четвертом и шестом выходах. Информация с выхода регистра 5 через открытый коммутатор 30 поступает на первый вход 31 умно- жителя 8, на выходе которого формиа В руется произведение.А" А =Аф и запоминается в регистре .7. После этогоБУ н х к Р н е с п н с Ц ть 31 в е...

Номер патента: 1608655

Опубликовано: 23.11.1990

Авторы: Коржук, Леурдо

МПК: G06F 7/552

Метки: возведения, квадрат

...3 показан пример схемы+ ,ООЬ,Ъ, 00. (5) устройства для и 6. Обозначенияф66 -разряды входного операнда,и7,7 группы управляемых инвер 11фОФ фЗначение Ь, (3 1 х) формируе торов сумматор 8 вычитатель 9. РаэФ ся на выходе 1-го управляемого иннерто- Ряды выходного операнда 1010 . ра групйы 2-х (1 1,и). В соот" О На ф.г,4 показан пример выполнения: ве ствйи с (4) вход 1-го управляемого функциональнои схемы х-й группы улин ертора группы (2-д) подключен к равляемых инверторов Обозначения: ра ряду входного операнда 1, а уп- управляющий вход 11, входы 1о 1 12-12Ументы ИСЮПОцМОГЕЕ ИЛИ 13 -13, выРа ляющии вход группы управляемых ин- элементы ИСЮПОЪКЦЕЕ ИЛИ 13 в рторов 2- подключен к разряду входходы 14-14;. Устройство ориентирона. но о операнда 1...

Номер патента: 1608656

Опубликовано: 23.11.1990

Автор: Ревинский

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...корня, единицу младшего раэ ряда.Одновременно с работой первого квадратора 5 инкрементор 4 увеличивает результат, сформированный блоком 2 .вычисления приближенного значения,40 на единицу младшего разряда мантиссы. Полученный таким образом результат с выхода инкрементора 4 поступает на вход второго квадратора 6, результат с выхода которого поступает на инфор" 45 мационный вход второй схемы 8 сравне-, ния, где сравнивается с входным операндом, поступившим с входа 1 операн" да устройства на вход эталона второй схемы 8 сравнения, На выходах второй 50 схемы 8 сравнения формируется .результат сравнения, в соответствии с кото 1 те рым посредством связи выхода Больше второй схемы 8 сравнения с входом разрешения первого входа второго 55...

Номер патента: 1619260

Опубликовано: 07.01.1991

Авторы: Дрозд, Колмар, Полин

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...При неисправной работе устройства единичное значение с выхода триггера 9 обеспечивает инвертирование разрядов результата 1 рр, Зрррр на сумматорах 3.1-3.11 по35 модулю два. Блок 4 свертки по модулю три и сумматор 3.1 по модулю два группы формируют на инверсном значении результата инверсное значение контрольного кода. При правильной ра боте блоков контроля одно запрещенное значение переходит в другое, инверсное ему запрещенное значение конт-. рольного кода и сигнал на выходе элемента И 8 подтверждает свое единичное значение, третий сумматор 7 по модулю два сравнивает сигнал на выходах элемента И 8 и триггера 9 и результат сравнения записывается по заднему фронту синхросигнала СИ в регистр 11 контроля через его второй информационнлй...

Номер патента: 1624445

Опубликовано: 30.01.1991

Авторы: Горбачев, Гусятин, Либероль, Руденко, Тимченко

МПК: G06F 7/552

Метки: вычисления, степной, функции

...= х где х - поо)(сггРЕе,( и гтрЕатете нье действительц; чи,(лС ПО.10 СИТСПЦЬЭ(ТР 1 Ц", Г .,ЦСцельс .,слд. Уг.1 ос,ог(Г Г1 т вычисления,споц,.уя; ,ч;(С БО 1 СТ(сЗ , РПСц" ;ПИ; И "С Р -грацценно) с. : ;)м цця дг т;. -мецтд, ри этом ;т(я;т (ьц,я и-НОСТЬ БЬ)С.,РЦИ 51 т"ЦС ,УЦ.ЦИ 1нд Вссй области спрцбудет грегьпдт, гсцт(; ц : ,р: 11 ГГ ГИ Е( Т)ЗИЧС)ГСДН 1 ЯТлблиНос сР;( н с ( Рп(ц)ЦРДЕЦМ ШДГ1хЛ(С(КС Г)прРДелим ;исл ПВОИЧНОГО КГЛД тсблич ног о црс О зс,х р ,5;н К аргу Рна н рвалГт;цл(ци ф,ць: и ние,ргум( нтд и К;,с: О(и к 1 з -енеик) Аункцип 1 рд Гце.овд г.1(. -цо, если прел г 1 ц , усис ь гдб -личцс)м Биде д Р.сОро и:и.,5 ц минтевеце, т) зд (чО: (",дци 1 Гдвигд друм( г, и дноозндеИ Ауцкдш, но мо но:гпи( с -ЕцЕ СКОО О: Д (С ; АЦ.П;и Ц ЦС--...

Номер патента: 1626253

Опубликовано: 07.02.1991

Авторы: Баранов, Эреджепов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...3 задержки на время выборки ПЗУ, поступает на управляющий вход регистра 2 и двоичный код значения квадратного корня записывается в регистр 2,Если в двоичном коде числа в разрядах с 11-го по 15-й имеется хотя бы одна логическая "1", то эта логическая "1" через входной элемент ИЛИ 11 блока управления чтением поступает на первый вход дешифратора 15 и, при отсутствии логических единиц в разрядах с 16-го по 19-й, на входах дешифратора формируется код 001.На выходе 2 дешифратора 15 вырабатывается сигнал "Разрешение чтения" для ПЗУ 6, который активизирует уже выходы этого ПЗУ 6, Выходы остальных ПЗУ 5, ПЗУ 7ПЗУ 10 находятся в состоянии высокого10 импеданса, Значение квадратного корня, "прошитое" в ПЗУ 6, по коду адреса с его выходов также...

Номер патента: 1635180

Опубликовано: 15.03.1991

Автор: Иващенко

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...алгорит ного ко 4) УСТРОЙСТВОТНОГО КОРНЯ СЛ ЕНИЯ яды содерруппа элемование не 57) Изобретени ельной технике ано в системах кода при ни вующем вых к вычи тноси моиет ь использотоматики. ровой ер 8, элеменры 11 (фиг.2) 13 и вход 14 алгоритм выения, содержащийты И 9 и ИЛИ 10, ти элементы И 12,Устройство реалчисления: вычисли л ть испольэвтоматики численнои ение быст м упроще" э(56) Авторское свидетельствУ 1084788, кц. С 06 Г 7/552Оранский А.И. Аппаратныецифровой вычислительной техг. Минск, 1977, рис 6.1. Изобретение относится к тельной технике и может бы вано в системах цифровой а для ускорения операций цел арифметики,Цель изобретения - повию родеиствия при одновременн нии устройства. На фиг. 1 представлена схема устройства; на фиг....

Номер патента: 1635181

Опубликовано: 15.03.1991

Авторы: Алиев, Вердиев, Кулизаде, Тургиев

МПК: G06F 7/552

Метки: квадратор, обратимый, цифровой

...о кода 2 И - на выходах счетчик(+ (ка 4, Устройство может быть реализоВано на микросхемах среднего уровня интеграции. формула изобретения Цифровой обратимый квадратор, содержащий двоичные счетчик и умножитель, реверсивный двоичный счетчик, генератор импульсов, элемент И, выход которого соединен с объединенными входами двоичного счетчика и двоичного умножителя, о т л и ч а ю щ и й с я тем, что, с целью упрощения, он содержит коммутатор, причем выход генератора импульсов подключен к первому входу коммутатора, второй и третий входы которого соединены соответственно с числоимпульсным входом квадратора и информационным выходом двоичного умножителя, разрядные входы которого, с первого по п-й, подключены к разрядным выходам, с и-го по...

Номер патента: 1635182

Опубликовано: 15.03.1991

Автор: Козлов

МПК: G06F 7/552

Метки: вектора, вычисления, модуля

...2 /2 с выходов ре" гистра 10. Образованная трехстрочная 45 кодовая матрица Й=(2(/2 + 72//8 преобразуется, как показано на фиг,2, до двухстрочной ЕМ, которая затем сумматором 13 преобразуется в однорядный коц результата. На фиг. 2 точ" 50 ками обозначены двоичные разряды кодов соответствующего веса. Рамки окружают разряды, подаваемые на входы сумматоров.Значения кодов (2 1( и К сравнива ются в блоке 14, в результате чего на выходе 17 образуется значение 1. Устройство для вычисления модуля вектора, содержащее блок выделениямаксимума, сумматор и преобразовательмногорядного кода, содержащий и+ одноразрядных трехвходовых сумматоров(где и-разрядность аргументов), первыеьхо,ы, с первого по и-й, которых соединены с соответствующими...

Номер патента: 1645952

Опубликовано: 30.04.1991

Авторы: Алиев, Вердиев, Кулизаде, Тургиев

МПК: G06F 7/552

Метки: датчиков, линеаризации, преобразования, характеристик, частотных

...аЕ- Ьл кОт заднею фронта импульса измерительного интервала ЬТ срабатывает формирователь 4 импульсов, юходной импульс которого устанавливает ВЯ- триггер 5 в единичное состояоюе. При этом низкий потенциал нулевого плеча ВЯ-триггера 5 запирает элементы И 9 н 13, а высокий потенциал единичного плеча ВЯ-триггера 5 открывает элементы И 10 и 14. Импульсы стабипьной частоты, жрабатываемой кварценюм генератором с выхода преобразователя 1 через открытый элемент И 14 и элемент ИЛИ 15 в количестве М д х начинают поступать на вход цифрового квадратора (вход блока 16),а с находа элемента И 14 на вход счетчика 19 результата.Импульсы в количестве М 4., образую. щиеся на находе квадратора (наход накапливакщего сумматора8), поступают в данном случае...

Номер патента: 1656530

Опубликовано: 15.06.1991

Автор: Тимошенко

МПК: G06F 7/552

Метки: вычисления, корня, степени

...работает следующим образом.После занесения значения аргумента,представленного вдвоичном коде, всдвиговый регистр 1 блок 2 управления анализирует значения б старших разрядов сдвиговогорегистра 1. Если все б разрядов равны нулю,то блок 2 вырабатывает сигнал записи, который с выхода ЗАП поступает на вход ЗАПрегистра 3 и по которому регистр 3 фиксирует в своих с младших разрядах значениерезультата, записанное в матрице 4 по адресу, соответствующему кодовой комбинации в 1 младших разрядах сдвиговогорегистра 1,Если ходя бы один из б старших разрядов сдвигового регистра 1 не равен нулю,блок 2 подает тактовую частоту сх на тактовый вход Т сдвигового регистра 1 и на входсх делителя 5, С выхода с/и делителя 5 поделенная тактовая частота...

Номер патента: 1656531

Опубликовано: 15.06.1991

Авторы: Колесников, Просочкин, Свиньин

МПК: G06F 7/552

Метки: извлечения, корня, степени, третьей

...17 мантиссы. На адресный вход младших разрядов блока 28 памяти подаются старшие разряды первого регистра 13 мантиссы. Из блока 28 памяти считывается значение М 1, где М - значение мантиссы в узловой точке. Результат поступает на информационный вход четвертого регистра 27 мантиссы.По второму тактирующему импульсу, поступившему по входу 21 синхронизации, производится запись во второй триггер 2, второй регистр 10 порядка, буферный регистр 25, второй регистр 17 мантиссы и четвертый регистр 27 мантиссы кодов, поступивших на их информационные входы. Содержимое второго 17 и четвертого 27 регистров мантиссы складывается на сумматоре 18, а результат умножается умножителем 26 на код из буферного регистра 25. Таким образом, на информационный вход...

Номер патента: 1658150

Опубликовано: 23.06.1991

Авторы: Вашкевич, Попов, Тишин

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...указанный импульс, проходя через открытый элемент И 39 поступает на третий выход коммутатора 10 и обеспечивает подсуммирование к содержимому накапливающего сумматоравычитателя 1 величины Н, поступающей с первого регистра 4 сдвига, В случае "обратного режима" сигнал с первого входа коммутатора 10 через открытый элемент И 38 поступает на второй выход коммутатора 10, обеспечивая режим вычитания величины Н, поступающей с первого регистра 4 сдвига из содержимого накапливающего сумматора 1, Если старший разряд величины во втором регистре 5 сдвига равен нулю, то второй, третий и четвертый элементы И 25-27 закрыты и указанные операции нв производятся.Импульс с пятого выхода регистра 35 сдвига через третий и четвертый элементы ИЛИ 18 и 19...

Номер патента: 1661758

Опубликовано: 07.07.1991

Авторы: Аристов, Бальва, Зарановский, Тарасенко-Зеленая

МПК: G06F 7/49, G06F 7/552

Метки: арифметический, расширитель

...выходом старшего разряда второго регистра 50, установочный вход которого соединен с установочным входом 33 К-разрядного вычислительного модуля 1, первый и15 второй выходы 30 и 29 положительноГо и отрицательного переносов которого соединены с выходами положительного й отрицательного переносов Первого и второго соответственно сум 20 маторов 47 и 48, управляющие входы Которых соединены с входами 36 и 37 управления первым и вторым соответственно сумматорами 47 и 48 К-разрядного вычислительного модуля 1, первый и второй информационные выходы 23 и 24 которого соединены с выхода,ми первого и второго соответственно вычитателей 54 и 55, а первый и второй входы 31 и 32 положительного и отрицательного переносов К-разрядного вычислительного модуля...

Номер патента: 1686439

Опубликовано: 23.10.1991

Авторы: Волощук, Дрозд, Лацин, Полин, Шипита

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...ИСКЛЮЧАЮЩЕЕ ИЛИ 5 группы появляется операнд Х, а при низком уровне - Х. Результат Х принимается регистров211 результата, а на первом сумматоре 12 45 вычисляется разность Х - Х . На втором сумматоре 13 вычисляется выражение Х - Х + 2"Х + Х + 1, или Х - Х+ (2" - 1)Х, 2" - 1)Х поступает на вход второго слагаемого сумматора 13. 50Поскольку Х - Х = (Х - Х)(2" - 1), то Х - Х + (2" - 1)Х=: (2" - 1)Х, Так как (2" - 1)Х = 2"(Х)+ (Х -1), то на схеме 14 сравнения (см, фиг. 2) поразрядно сравниваютсяя старшие и младшие разряды суммы, 55 вычислеНной вторым сумматором 12, Одновременно, так как (2" - 1) Х = 2(Х - 1) + Х + 1, на регистр 2 операнда принимается следующий операнд Х + 1, Поскольку а начале контрольного режима Г(= О, то Х будет...

Номер патента: 1695295

Опубликовано: 30.11.1991

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы

...такте (пусть разность Пх -- Пу - 1 еще не равна нулю)= формируется первый разряд М 7. Разряды результата в устройстве формируются точно так же, как и в известном устройстве, с той лишь разницей, что старший разряд результата дополнительного записывается в триггер 11 по сигналу С 11, Из группы элементов И 17 второй частичный квадрат 2 К 7 (Мх), пройдя через сумматор 1, поступает на первые входы сумматора 2. На вторые его входы поступает первый частичный квадрат результата 2 К 1 (Мг), при условии, что он равен 1, со знаком "минус". Инверсия знака сумматора 2 поступает на вход О триггера 10 и по сигналу С 9 в последний запишется точное значение первого разряда результата,В пятом такте по сигналу С 11 точное значение первого разряда...