Устройство для возведения в квадрат в избыточном коде
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1307457
Авторы: Золотовский, Коробков
Текст
(19) (1 А 504 С 06 Р 7 СССР РЫТИЙ ИСАНИ ЕТЕНИ ЛЬСТВУ 7150/24-2405.8504.87, Бюланрогскийим. В, ДЕ. Золото Ф 16радиотехнический Калмыковаский и Р, В. Ко)детельство СССРР 7/38, 1973.тельство СССР6 Р 7/552, 1983,.325(088, орское сви ,кл, С 06 ское свиде 5 кл, С 0 ГОСУДАРСТВЕННЫЙ НОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И О Н АВТОРСНОМУ СВИ(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНКВАДРАТ В ИЗБЫТОЧНОМ КОДЕ(57) Изобретение относится к вычис лительной технике и может быть использовано при конструировании и разработке специализированных и ун версальных цифровых,вычислительных машин. Цель изобретения - повышение быстродействия устройства эа счет формирования результата начиная со старших разрядов. Устройство для возведения в квадрат в избыточном коде содержит регистр, группу элемен" тов НЕ, группу элементов И, группу блоков постоянной памяти, группу од-" норазрядных четверичных комбинационных сумматоров, группу одноразрядных четверичных регистров, Промежуточные частичные квадраты образуются на выходах групп блоков постоянной памяти, Результат формируется последовательно за несколько тактов, начи- д ная со старших разрядов, на выходах двух комбинационных сумматоров старших разрядов, 1 ил,1Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных цифровых вычислительных машин.Цель изобретения - повышение быстродействия устройства путем Формирования результата начиная со старшихразрядов. 10На чертеже приведена схема устрой"ства для пяти четверичных разрядов.Устройство содержит регистр 1, йнформационный вход 2, входы 3 и 4 записи и сдвига, с первого по и-й 15(и+1) блоки.17 - 22 постоянной памяти (БПП), нулевой 23 и единичный24 входы, с первого по и-й одноразрядные четверичные комбинационныесумматоры 25 - 29, с первого по и-йодноразрядн е,четверичные регистры 2530 - 34, вход 35 сдвига оегистров иинформационные выходы 36.Регистр 1 предназначен для приемааргумента Х в избыточном коде. Аргумент Х в параллельном коде подается 30на входы 2 устройства, Вход 3 устройства соединен с входом управлениязаписью в регистр 1. Вход 4 устройства соединен с входами управлениясдвигом регистра 1, Сдвиг производится на одну четверичную цифру Выходстаршего двоичного разряда каждогочетверичного разряда через элементыНЕ 5 - 9 соединен с первым входомэлементов И 10 - 14 соответственно. 40Иладший двоичный разряд старшего чет"веричного разряда через элементНЕ 15 соединен с входом элементаИ 16, Вторые входы элементов И 1014 соединены с выходами вторых двоичных разрядов соответствующих четве ричных разрядов регистра 1, Второйи третий входы элемента И 10 соединены с выходами второго и первого двоичных разрядов старшего четверичного 50разряда регистра 1. Выходы регистра1 и элементов И 10 - 14 и 16 соединены с входами БПП 17 - 22, имеющими 9адресных входов (для Б 1 Й 20 - входы20 202, 20, 20, 20, 20, 20.1, 5520, 20 э) и 6 выходов данных (дляБПП - выходы 201, 20+, 20, 20,20 м, 201), БПП работают следующимобразом,2Если обозначить код,поступающнй на входы блока 20 (входы 20, 20 и 20 ) четверичной цифрой Х;, код, поступающий на входы 20 , 20, и 20, - двоичными цифрами с, д11 ф 2 ) Ф , код, поступающий на входы 20 208, 20, - четверичной цифрой(для БПП 20), то на выходах БПП формируется двураэрядное четверичное число 2 по следующему правилу:21 Х (2411 - 4 +41 ) +а 1 ф где аО 1; д= 011 М = О 1;Х = -2"1, О, +1, +2, +3 кодируется 110, 111, 000, 001,010, 011 соответственно;= -2 -1, О, +1, +2.кодируется аналогичноМладший разряд числа 2 формируется на выходах 20, 20 21 как четверичная цифра Я, старший - на выходах 20, 20, 20как четверичная цифра ;, Входы 17 17, 17 БПП 17 и 22, 22 р 22 ч, 228, 22 у БПП 22 соединены с входом 23, на который постоянно поступает сигнал "0", Вход 1 БПП 17 соединен с входом 24, на который постоянно поступает сигнал "1", Поэтому БПП 22 реализует функ- Циюе где ц, Р, Рмогут принимать значения "О" или "1".БПП 18 имеет такое же число входов и выходов. Если сохранить обозначение кодов, поступающих на.его входы, прежним, то БПП 18 реализует Функцию; 2 =Х (-ф 2+ фЗ )+ф, + имКВыходы старших БНП соединены с входами параллельного комбинационного четверичного сумматора, построенного на одноразрядных четверичных сумматорах 25 - 29, Входы первого слагаемого сумматоров 26 " 29 соединены с выходами БПП 17 - 20 соответственно, Входы первого слагаемого сумматора 25 и входы переноса сумматора 29 соединены с входом устройства 23, Входы переноса сумматоров 25 - 28 соединены с выходами переноса сумматоров 26 - 29 соответственно, Входы второго слагаемого сумматоров 25 - 29 соединены с выходами одно 3 13074разрядных четверичных регистров 30 -34Входы регистров 33 и 34 соединены с выходами БПП 21 и 22 соответственно. Входы регистров 30 - 32 соединены с выходами сумматоров 2729 соответственно. Вход 35 устройства управляет входом управления записью в регистры 30 - 34. Одноразрядный четверичный регистр представляетсобой обычный трехразрядный двоичный 10регистр. Выходы сумматоров 25 и 26.являются выходами устройства 36,Устройство работает следующим образом,В исходном состоянии регистры 1, 1530 - 34 обнулены, Перед началом операции на.вход 2 подается число, возводимое к вадрат Х, которое по сигна"лу записи, поступающему на вход 3,записывается в регистр 1 старшими 20разрядами слева, С помощью логических элементов НЕ 5 - 15 И 10 - 14и 16 и БПП 7 - 22 формируется 1-йчастичный квадрат, который непосредственно (из БПП 21 и 22) или через 25БПП 18 - 20 и сумматоры 25 - 29 поступает на регистры 30 - 34 со сдвигом на два разряда влево, По затухании переходных процессов на входы4 и 35 поступает синхросигнал, по 30которому происходит сдвиг числа врегистре 1 и запись первого частич-ного квадрата в регистры 30 - 34.Старший разряд величины У=Х считывается с выхода 36, На этом 1-й цикл 35возведения н квадрат завершается, Влогических элементах и БПП формируется второй частичный квадрат, которыйв сумматорах 25 - 29 складывается сосдвинутым первым. По завершении суммирования по сигналу, поступающемуна входы 4,35, вновь сдвигается содержимое регистра 1 и записываетсясо сдвигом сумма первых частичныхквадратов в регистры 30 - 34, С выходов 36 считывается пара разрядоввеличины у,Формула изобретения50Устройство для возведения в квадрат в избыточном коде, содержащее регистр и группу элементов И, причем информационные входы, входы записи и сдвига устройства подключены к одно именным входам регистра, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства 57 4путем формирования результата начиная со старших разрядон,.в него введены группаэлементов НЕ, группа из (и+1) блоков постоянной памяти, группа одноразрядных четверичных комбинационных сумматоров и группа .однораз" рядных четверичных регистрон, причем выходы старшего четверичного разряда регистра подключены к первому, второму и третьему адресным входам с второго по (и+1)-й блокон постоянной памяти, выходы младших двоичных разрядов с первого по и-й четверичных разрядов регистра подключены к четвертым адресным входам с второго по (и+1)-й блоков постоянной памяти, соответственно выходы старших дноичных разрядов с второго по и-й четверичных разрядов регистра подключены к пятым адресным входам с второго по и-й блоков постоянной памяти соответственно, выходы старших двоичных разрядов с первого по и-й четверичных разрядов регистра через соответствующие элементы НЕ группы подключены к первым входам с первого по и-й элементов П группы соответственно, выходы средних двоичных разрядов с первого по и-й четверичных разрядов регистра подключены к вторым входам с первого по и-й элементов 1 группы соответственно, выходмладшего двоичного разряда старшего четверичного разряда регистра подключен к третьему вхо- ду первого элемента П группы и через (и+1)-к элемент НЕ группы к первому вхо ду (и+1)-го элемента 1 группы, выход первого элемента И группы соединен с четвертым адресным входом первого блока постоянной памяти, а выходы с второго по и-й элементов И группы соединены с шестыми адресными входами с второго по (и+1)-й блоков постоянной памяти соответственно, первый, второй, пятый адресные входы первого блока постоянной намяти, с пятого по девятый адресные входы (и+)-го блока постоянной памяти, входы первого слагаемого первого одноразрядного четверичного комбинационного сумматора и входы переноса и-го одноразрядного четнеричного комбинационного сумматора подключены к входу логического нуля устройства, третий адресный вход первого блока постоянной памяти соединен с входом логической единицы устройства, с седьмого по девятый адресные входы/49ВНИИПИпо13035,Подписномитета СССР ого к нии и открытии 4/5 ская наб.Ф оизводственно-полиграфическое предприятие, г. Уж ул. Проектная 5 13074 д-го блока постоянной памяти ("-1,п) подключены к первому по третий выходам (Ф 1)-го блока постоянной памяти, с четвертого по шеСтой выходы с первого по (п"1)-й блоков постоянной памяти подключены к входам с первого по третий разрядов первого слагаемого с второго по и"й одноразрядных четверичных комбинационных сумматоров группы соответственно, с четвер того по шестой выходы и-го и (и+1)-го блоков постоянной памяти подключены к информационным входам (и)-го и п-го одноразрядных четверичных регистров группы, входы второго слагае мого с первого по п-й одноразрядных четверичных комбинационных сумматоров группы подключены к соответствующим выходам с первого по и-й одноразрядных четверичных регистров группы, 20 входы переноса д-го одноразрядного четверичного комбинационного суммааказ 1634 Тираж Государстве делам изобре 1 Москва, Жтора группы соединены с соответствующими выходами переноса (х+1)-гоодноразрядного четверичного комбинационного сумматора группы, выходыпервого и второго одноразрядных четвеоичных комбинационных сумматоровпсключены к выходу результата устройства, выходы с третьего по и-йодноразрядных четверичных комбинационных сумматоров подключены к соответствующим информационным входам спервого по (и+2)-й одноразряднйхчетверичных регистров соответствен"но, входы сдвига одноразрядных четверичных регистров подключены к входу сдвига регистров устройства, выходсреднего двоичного разряда старшегочетверичного разряда регистра подключен к второму входу (и+1)-го элемента И группы, выход которогосоединен с шестым адресным входом первого блока постоянной памяти.
СмотретьЗаявка
3897150, 20.05.1985
ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. Д. КАЛМЫКОВА
ЗОЛОТОВСКИЙ ВИКТОР ЕВДОКИМОВИЧ, КОРОБКОВ РОАЛЬД ВАЛЕНТИНОВИЧ
МПК / Метки
МПК: G06F 7/552
Метки: возведения, избыточном, квадрат, коде
Опубликовано: 30.04.1987
Код ссылки
<a href="https://patents.su/4-1307457-ustrojjstvo-dlya-vozvedeniya-v-kvadrat-v-izbytochnom-kode.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для возведения в квадрат в избыточном коде</a>
Предыдущий патент: Устройство для сложения 2 чисел
Следующий патент: Устройство для выбора запросов по приоритетам
Случайный патент: Способ получения средних фосфатов 1 ечзлиотека