Устройство для вычисления корня -степени

(51) 4 С 06 Е 7/5 УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗО НИ ЕТЕЛЬСТВУ К АВТОРСКОМ(56) Авторское свидетельствМф 868767, кл. С 06 Е 15/31,Авторское свидетельствоУ 883898, кл. С 06 Е 7/552,ельных м пециализ строиств ение быс ческии ном расшир за счет во тво с тепен СССР1978.ССР1979. торы 5,умножитесумматор ния порядк регистр 17 корня п-й изводится при заране(57) Изобретение вой вычислительн быть применено вшинах и при построениированных вычислительныхЦель изобретения - пов родействия при одновременении класса решаемых задач зможности обработки чисел плавающей запятой. Устройжит регистр 3 показателя егистр 4 основания, шифра- адреса, блоки 7-9 памяти, 10, 11, коммутатор 12, 13, 14 блок 15 выравниваов, блок 16 управления, результата. Вычисление степени в устройстве пропутем вычисления полинома е вычисленных и хранимых оэффициентов.1381494 путем вычисления полинома а,х 15е:о при заранее вычисленных и хранимыхв памяти коэффициентах й(х;, ) (51Е; Гб С;,При представлении аргумента в форме с фиксированной запятой или плавающей запятой и апроксимации 20 25 Е(х)= -х полином первой степени, с точностью- 4не хуже Я = 10 , вычисляется соответственно по следующим алгоритмам: о-Гх =Ах+ В Изобретение относится к цифровой вычислительной технике и может быть применено в цифровых вычислительных машинах и при построении специалиэи 5 рованных вычислительных устройств,Цель изобретения - повышение быстродействия устройства при одновременном расширении класса решаемых задач эа счет обработки чисел в форме 10 с плавающей запятой.Вычисление корня и-й степени в предлагаемом устройстве производится Устройство для выключения корня п-й степени содержит первый 1 и второй 2 информационные входы, регистр 3 показателя степени, регистр 4 основания, шифраторы 5 и 6 адреса, блоки 7-9 памяти, умножители 10 и 11, коммутатор 12, сумматоры 13 и 14, блок 15 выравнивания порядков, блок 16 управления, регистр 17 результата, выход 18 результата, входы 19-23 блока выравнивания порядков, сумматор 24, шифраторы 25 и 26, сдвига- тели 27 и 28, выходы 29-31 блока выравнивания порядков, входы 32-35 коммутатора 36 с выходом 37 и входы 38-44 сдвигателей 45 с выходом 46.Устройство для вычисления корня и-й степени работает следующим образом.По входу 1 поступает показатель степени корня, а по входу 2 - основание в двоичном коде. В зависимости от содержимого степени корня и подкоренного выражения и при приходе управляющего сигнала со второго выхода блока управления первый шифратор 5 формирует адрес и с первого блока 7 памяти по этцу адресу выбирается,г 9информация 42 " . По содержимому регистра 4 второй шифратор 6 одновременно с первым шифратором 5 формируетдля чисел с фиксированной запятой х = .1 в 2 " =( ш +Б,Я35 для чисел с плавающей запятой, где А, и В; - коэффициенты для данной степени корня иподкоренного выражения; ХР- мантисса подкоренногошвыражения;подкоренное выражение; 45порядок подкоренноговыражения;и - показатель степени корц, где 1 = 0,1,212вф фЗначения Ч 2 " , также как и коэффициенты А; и В; вычисляются заранее и хранятся в памяти.На фиг. 1 изображена структурная схема устройства для вычисления корня и-й степени; на фиг, 2 - схема блока выравнивания порядков; на фиг. 3 и 4 - варианты схем реализации коммутатора и сднигателя соответственно. адрес и со второго 8 и третьего 9 блоковпамяти по этому адресу выбираетсяинформация коэффициентов А и В. Напервом умножителе 10 по сигналу стретьего выхода блока 16 управлениявторого блока 8 памяти производитсяумножение А Х. Затем с выхода первогоумножителя 10 и третьего блока 9 памяти поступают числа на блок 15 выравнивания порядков и по сигналу счетвертого выхода блока 16 управления начинается выравнивание порядков.Если числа представлены в форме сплавающей запятой, то порядки чиселвычитаются на сумматоре 24, т.е. изпорядка коэффициента А вычитается порядок коэффициента В. В зависимостиот знака разности порядков и полученного частного шифратора 25 и 26 определяют код сдвига, который подается соответственно на сдвигатели 27и 28. На информационные входы сдвигателей подаются числовые значениямантисс. Сдвигается та мантисса, порядок которой меньше. После сдвигамантиссы с меньшим порядком и передачи мантиссы с большим порядком безсдвига, информация с выхода сдвигателей 27 и 28 подается на вход сумматора 13 и суммируется, т.е, А,Х+В,. Знаковый разряд с выхода сумматора 24 подается на входы 33 и 35 комму 5 татора 36, В зависимости от значения знакового разряда открывается одна из схем И коммутатора 36 и пропускает больший порядок чисел А; или В; на второй вход второго сумматора 14. На первый вход сумматора поступаете рпорядок выражения 12 ф . На выходе сумматора 14 получается результирующий порядок, 15Результирующая мантисса получается на выходе второго умножителя 11, на первый вход которого поступаетоГ 7мантисса 2 , а на второй мантисса А;Х + В, . По управляющему сигналу, приходящему с пятого выхода блока 16 управления выполняется произведение мантисс 2(А Х + В и ре 4зультирующая мантисса по второму входу записывается н регистр 17, а по 25 первому входу этого регистра записывается порядок. Если подкоренное выражение представлено в форме с фиксированной запятой, то регистр 3, шифратор 5 адреса, блок 7 памяти и сумматор 14 в работу не включаются, т.е. на них не приходят упранляющие сигналы с блока 16 управления, а блоко15 выравнивания порядков и второй 11 умножитель становятся прозрачными, т.е. пропускают информацию, не иэме 35 няя ее. В результате выполняется алгоритм вида А,Х + В,.Формула изобретения 401, Устройство для вычисления корня и-ой степени, содержащее регистр основания, вход разрешения записи которого подключен к первому выходу блока 45 управления, коммутатор, первый сумматор, регистр результата, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия при одновременном расширении класса решаемых задач за счет обработки чисел в фор 50 ме с плавающей запятой, в него введены регистр показателя степени, первый и второй шифраторы адреса, с первого по третий блоки памяти, первый и второй умножители, второй сумматор и блок выравнивания порядков, причем информационный вход и вход разрешения записи регистра показателя степени подключены соответственно к первомуинформационному входу устройства ик первому выходу блока управления,информационный вход регистра основания является нторым информационнымвходом устройства, выход регистра показателя степени ивыход группы старших разрядов регистра основания соединены с первым и вторым входами первого шифратора адреса, выход которогоподключен к адресному входу первогоблока памяти, выход второго шифратораадреса соединен с адресными входамивторого и третьего блоков памяти,выход регистра основания подключен кпервым входам второго шифратора адреса и первого умножителя, третий входпервого и второй нход второго шифраторов адреса, а также входы выборкипервого, второго и третьего блоковпамяти подключены к второму выходублока управления, выход первого блока памяти соединен с входами первыхоперандов второго сумматора и второгоумножителя, входы вторых операндовкоторых подключены к выходам коммутатора и первого сумматора соответственно, первый выход второго блокапамяти соединен с первым информационным входом коммутатора и первым информационным входом блока выравнивания порядков, второй информационныйвход которого подключен к ныходу первого умножителя, а третий информационный вход блока выравнивания порядкови второй информационный вход коммутатора соединены с первым выходомтретьего блока памяти, второй выходкоторого подключен к четвертому информационному входу блока ныраннивания порядков, управляющий нходпервого умножителя соединен с третьимвыходом блока управления, четвертыйвыход которого подключен к управляющим входам блока выравнивания порядков и первого сумматора, входы первого и второго операндов которогоподключены к первому и второмуинформационным ныходам блока выравнивания порядков, знаковый выход которого соединен с управляющим входом коммутатора, входы разрешениязаписи второго сумматора, второгоумножителя и регистра результата под"ключены к пятому выходу блока управления, выходы второго сумматора ивторого умножителя соединены соответственно с входами порядка и ман1381494 19 20 21 2 Я 23 Фиг.2 тиссы регистра результата, выход которого является выходом устройства.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок выравнивания порядков содержит сумма 5 тор порядков, первый и второй шифраторы и первый и второй сдвигатели, причем входы первого и второго операндов и вход разрешения записи сумматора порядков являются соответственно первым и третьим информационными и управляющим входами блока, выход знака сумматора порядков соединен с первыми входами первого и второго шифраторов и является знаковым выходом блока, первый и второйинформационные выходы сумматора порядков подключены соответственно квторым входам первого и второго шифраторов, выходы которых соединеныс управляющими входами первого ивторого сдвигателей, входы значенияпорядков которых являются соответственно вторым и четвертым информационными входами блока, выходы первого ивторого сдвигателей являются первыми вторым информационными выходамиблока.ов рректор Н. Коро 1184/44ВНИИПИ сно 1303 ктная, 4 водственно-полиграфическое предприятие, г. Уигород, ул Тирак осударствеелам изобр Москва, Ж 704 Пного комитета СССРтений и открытий5, Раушская наб., д.